[发明专利]半导体存储装置及存储器系统在审
| 申请号： | 202210932103.6 | 申请日： | 2022-08-04 |
| 公开（公告）号： | CN116935927A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 阿部光弘;平岛康伯;本间充祥 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;G11C29/42 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘英华 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供一种能够抑制峰值电流的半导体存储装置以及存储器系统。实施方式的半导体存储装置具备：第一焊盘；时钟生成电路，生成第一时钟；输出电路，从所述第一焊盘输出所述第一时钟；指定电路，将基于所述第一时钟而生成的多个时隙中的一个指定为特定时隙；以及峰值控制电路，在被指示了动作时，使产生电流峰值的部分动作在与所述特定时隙对应的定时执行。 | ||
| 搜索关键词： | 半导体 存储 装置 存储器 系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210932103.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种借助微控制器解决结构光光源时序紊乱的方法
- 下一篇：半导体结构
- 同类专利
- 3D存储器装置及其编程方法-202211435533.3
- 阿梅迪奥·扬托诺 - 爱思开海力士有限公司
- 2022-11-16 - 2023-10-27 - G11C16/04
- 本申请公开了一种三维存储器装置。三维存储器装置包括：多个存储器单元串，每个存储器单元串包括多个存储器单元；多条字线，每一条字线与多个存储器单元串的、与衬底相距相同的垂直距离的相应存储器单元相关联；以及控制电路。控制电路被配置为将增量式步进编程脉冲序列施加到所选择的存储器单元，并在施加第一编程脉冲之后执行编程验证操作。控制电路进一步被配置为基于指示所选择的存储器单元已被编程的第二编程脉冲来确定更新后的第一编程脉冲，并且从更新后的第一编程脉冲开始针对每个后续选择的存储器单元执行编程验证操作。
- 一种用于DRAM非易失存内计算的电路-202110846566.6
- 蔺智挺;章诚;吴秀龙;朱志国;彭春雨;卢文娟;赵强;李星玮;陈军宁 - 安徽大学;合肥市微电子研究院有限公司
- 2021-07-26 - 2023-10-27 - G11C16/04
- 本发明公开了一种用于DRAM非易失存内计算的电路，包括以3T1R1C单元为基本单元设置的N行N列内存单元阵列、N个NMOS管和2N个PMOS管构成的开关组、N个存储电容构成的存储共享电容组，每一列进行单独的逻辑与运算累加，再将结果共享到每一列总线上的存储电容上进行量化；基于该电路，根据3T1R1C单元中电容写入的一位二进制数，在掉电前，将数据转换成RRAM的阻态保存下来；在上电后，再根据RRAM阻态的不同，由源极线SL通过RRAM向3T1R1C单元中的电容恢复相应的数据。利用该电路能够实现正确的逻辑与运算以及结果的累加量化、完成DRAM掉电前的数据恢复、同时能够保证在上电时向电容中恢复数据。
- 半导体存储装置-201910994616.8
- 白川政信 - 铠侠股份有限公司
- 2015-03-06 - 2023-10-27 - G11C16/04
- 本发明的实施方式提供一种高品质半导体存储装置。实施方式的半导体存储装置包括：非易失性存储单元晶体管(MT)，相对于半导体衬底沿垂直方向延伸且具备多个存储单元晶体管(MT)的多个串单元(SU)，具备多个串单元(SU)的多个区块(BLK)，具备多个区块的存储单元阵列(130)，在同一区块(BLK)内连接于多个存储单元晶体管(MT)的栅极电极的多条字线(WL)，对存储单元晶体管(MT)进行数据的编程的控制电路(122)，以及设置在控制电路(122)内且存储连接于存储单元晶体管(MT)的每条字线的编程条件数据的寄存器(122c)。
- 半导体存储装置-201910603754.9
- 涩谷泰良 - 铠侠股份有限公司
- 2019-07-05 - 2023-10-27 - G11C16/04
- 实施方式提供一种抑制了因数据保持造成的阈值电压变化的影响的半导体存储装置。根据实施方式，半导体存储装置包含具备多个存储单元的存储单元阵列(23)、多条字线、字线驱动器(25)、多条位线(BL)、经由多条位线(BL)检测多个存储单元的数据并且对多条位线施加位线电压的感测放大器电路(24)、以及控制部(22)，控制部(22)控制字线驱动器(25)及感测放大器电路(24)以执行对各存储单元的数据写入动作。控制部(22)在写入动作中，根据选择存储单元的目标电平与邻接存储单元的阈值电平的差的状态来变更位线电压，所述选择存储单元连接在成为写入动作的对象的选择字，所述邻接存储单元连接在邻接于选择存储单元的邻接字线。
- 用于管理多个可靠性等级的存储器单元群组间的数据存储的设备及方法-201911107200.6
- C·L·克里斯滕森;A·F·特里维迪;T·D·埃万斯 - 美光科技公司
- 2019-11-13 - 2023-10-27 - G11C16/04
- 本申请案涉及用于管理多个可靠性等级的存储器单元群组间的数据存储的设备及方法。操作电子系统的方法包含：分配具有多个等级的特定等级的多个存储器单元群组的存储器单元群组来存储多个数据级的特定数据级的数据；确定是否需要额外存储器单元群组来存储所述特定数据级的数据；响应于确定需要所述额外存储器单元群组来存储所述特定数据级的数据而从存储所述多个数据级的不同数据级的数据的不同存储器单元群组移动或丢弃数据；及分配所述不同存储器单元群组来存储所述特定数据级的数据。
- 非易失性半导体存储装置-201910603192.8
- 前嶋洋 - 铠侠股份有限公司
- 2019-07-05 - 2023-10-27 - G11C16/04
- 实施方式提供一种能够提高可靠性的非易失性半导体存储装置。实施方式的非易失性半导体存储装置包含：存储单元阵列层，具有在半导体衬底上沿垂直方向串联连接的多个非易失性存储单元、及分别连接于多个非易失性存储单元的栅极的多条字线；以及选择栅极晶体管层，位于存储单元阵列层上，具有沿垂直方向串联连接的至少2个选择栅极晶体管、及分别连接于至少2个选择栅极晶体管的至少2条选择栅极线；且存储单元阵列层中的多个非易失性存储单元与选择栅极晶体管层中的至少2个选择栅极晶体管经由存储单元阵列层与选择栅极晶体管层的连接面串联连接，而构成串单元，对至少2条选择栅极线供给不同的信号。
- 半导体存储装置-202210992842.4
- 日岡健;渡邉稔史 - 铠侠股份有限公司
- 2022-08-18 - 2023-10-24 - G11C16/04
- 本发明的一实施方式提供一种提高了可靠性的半导体存储装置。半导体存储装置包含：存储胞阵列(17)，包含多个存储胞(MC)；字线(WL)，连接于多个存储胞；多个位线(BL)，分别连接于多个存储胞；感测放大器(19)，连接于多个位线；及控制器(14)，可执行包含反复的编程循环的写入动作，所述编程循环包含编程动作与验证动作。于在编程动作中对字线施加编程电压(VPGM)的期间内，感测放大器对多个位线分别施加第1电压(VSS)、高于第1电压的第2电压(VQPW1)、高于第2电压的第3电压(VQPW2)、及高于第3电压的第4电压(VHSA)中的任一电压。
- 半导体存储装置及存储器系统-202210932103.6
- 阿部光弘;平岛康伯;本间充祥 - 铠侠股份有限公司
- 2022-08-04 - 2023-10-24 - G11C16/04
- 本发明提供一种能够抑制峰值电流的半导体存储装置以及存储器系统。实施方式的半导体存储装置具备：第一焊盘；时钟生成电路，生成第一时钟；输出电路，从所述第一焊盘输出所述第一时钟；指定电路，将基于所述第一时钟而生成的多个时隙中的一个指定为特定时隙；以及峰值控制电路，在被指示了动作时，使产生电流峰值的部分动作在与所述特定时隙对应的定时执行。
- 低功耗的多次可编程非易失性存储单元及其存储器-202210376684.X
- 宁丹;王宇龙 - 成都锐成芯微科技股份有限公司
- 2022-04-11 - 2023-10-24 - G11C16/04
- 本发明涉及多次可编程非易失性存储单元及其存储单元组和存储器，所述存储单元包含：一个深N阱，第一P阱、第二P阱、和第三P阱/或第一N阱，这些阱相互平行地位于所述深N阱中，控制电容和隧穿电容分别位于第一和第二P阱中，各自包含一个或两个位于所在P阱中的N型耦合区；一个浮栅晶体管位于第三P阱/或第一N阱中，该浮栅晶体管包含多晶硅浮栅及其下方的栅氧化物；所述浮栅晶体管的浮栅及其栅氧化物，沿垂直于上述P阱的平行方向，延伸至覆盖第一和第二P阱中的控制电容和隧穿电容，分别形成控制电容和隧穿电容的上极板和栅氧化物。所述存储单元的编程和擦除操作，均通过富勒‑诺德海姆隧穿进行，可以大幅度降低功耗，而且擦除效率高。
- 在字线钩接区中具有金属线的不同使用的非易失性存储器-202280016700.2
- 邵世谦;外山史晃 - 桑迪士克科技有限责任公司
- 2022-01-14 - 2023-10-24 - G11C16/04
- 为了克服用于将字线开关晶体管连接到对应字线的水平金属线以及用于直通信号线的面积的不足，提出实现针对字线钩接区的多种架构。例如，管芯的一些区域将被设计为提供额外的水平金属线以将字线开关晶体管连接到字线，并且该管芯的其他区域将被设计为提供额外的直通信号线。
- 互补式存储电路及存储器-202310736107.1
- 王宗巍;杨宇航;蔡一茂;黄如 - 北京大学
- 2023-06-20 - 2023-10-24 - G11C16/04
- 本发明提供一种互补式存储电路及存储器，其中的互补式存储电路包括呈矩阵阵列分布的存储单元，存储单元包括交替连接的至少一组P沟道场效应晶体管和N沟道场效应晶体管；其中，P沟道场效应晶体管的源极与N沟道场效应晶体管的漏极连接；P沟道场效应晶体管的漏极与N沟道场效应晶体管的源极连接。利用上述发明能够提高存储阵列的密度，降低对场效应晶体管的驱动能力的要求。
- 用于NAND闪存存储器的放电电路-202280001599.3
- 何伟伟;乔梁;雷明鲜 - 长江存储科技有限责任公司
- 2022-02-18 - 2023-10-20 - G11C16/04
- 本公开内容提供了一种用于在擦除操作之后对存储器设备进行放电的方法。该方法包括将存储器设备的源极线接地；以及通过在放电晶体管的栅极端子与源极线之间维持恒定电压差来导通放电晶体管以将存储器设备的位线连接到源极线。该方法还包括将源极线的电位与第一预定值进行比较；以及当源极线的电位低于第一预定值时，使放电晶体管的栅极端子浮置。
- 在DRAM标准单元上实现非逻辑操作的方法及电路-202110990186.X
- 纪志罡;乔争;任鹏鹏 - 上海交通大学
- 2021-08-26 - 2023-10-20 - G11C16/04
- 本发明提供一种在DRAM标准单元上实现非逻辑操作的方法及电路，所述方法包括在DRAM标准单元中存储逻辑电荷数据读取到位线上时，先将灵敏放大器中的第一外加电压线接入高电平，第二外加电压线接入低电平，使得DRAM标准单元的位线和取反位线的电压逐渐相近，再将灵敏放大器中的第一外加电压线接入低电平，第二外加电压线接入高电平，实现对DRAM标准单元的位线的控制；其中，所述第一外加电压线和所述第二外加电压线均分别连接于位线和取反位线之间，所述第一外加电压线处于DRAM标准单元和所述灵敏放大器之间，所述第二外加电压线处于所述灵敏放大器和预充电电路之间。本发明可以在不改变现有DRAM标准单元和外围电路的前提下，仅通过外加电压等操作实现DRAM标准单元的逻辑非的运算。
- 组对结构的3D非易失性存储器-202310913041.9
- 金波;马超 - 上海领耐半导体技术有限公司
- 2023-07-25 - 2023-10-20 - G11C16/04
- 本发明提供的组对结构的3D非易失性存储器包括基底和位于基底上的存储阵列；存储阵列包括：行列排布在基底上的多个沟道结构；均沿列方向延伸的多条第一位线和多条第二位线，一条第一位线电连接同一列的沟道结构的第一端，一条第二位线电连接同一列的沟道结构的第二端；分别环绕沟道结构上部和下部的多个第一电荷陷阱结构和多个第二电荷陷阱结构；多条字线，每条字线沿行方向延伸且包裹同一行的所有第一电荷陷阱结构或同一行的所有第二电荷陷阱结构；其中，组对存储单元的第一存储管和第二存储管分别包括第一和第二电荷陷阱结构。该存储器中组对的两个存储管堆叠设置，且在读写过程中互为选择管，如此有助于提高存储阵列的存储密度。
- 用于复制电流的器件-202310349598.4
- V·米卡尔 - 意法半导体（格勒诺布尔2）公司;意法半导体 (ALPS) 有限公司
- 2023-04-04 - 2023-10-17 - G11C16/04
- 在一个实施例中，一种器件包括被配置为接收第一电流的输入节点，被配置为提供由第一电流确定的第二电流的输出节点，具有连接到输入节点的第一端子和耦合到被配置为接收第一电源电压的第一节点的第二端子的第一电阻器，具有连接到第一节点的源极和耦合到器件的输出节点的漏极的第一MOS晶体管，具有连接到第一MOS晶体管的栅极的第一端子的第二电阻器，被配置为在第二电阻器的第二端子上提供偏置电压的偏置电路，以及连接在输入节点与第一MOS晶体管的栅极之间的第一电容器。
- 用于抗辐射存储器基元的电路结构和相关方法-202310203550.2
- V·拉杰;S·G·达恩;M·拉希德 - 格芯（美国）集成电路科技有限公司
- 2023-03-06 - 2023-10-17 - G11C16/04
- 本公开涉及用于抗辐射存储器基元的电路结构和相关方法。本公开的实施例提供了一种电路结构和相关方法，以提供抗辐射存储器基元。电路结构可以包括具有输入节点和输出节点的第一锁存器。第二锁存器具有输入节点和输出节点，其中，第二锁存器的输出节点耦接到第一锁存器的输入节点，并且第二锁存器的输入节点耦接到第一锁存器的输出节点。读取/写入(R/W)电路包括将字线、位线和反相位线耦接到至少两个输出的多个晶体管。至少两个输出中的一个输出耦接到第一锁存器的输入节点，而这些输出中的另一个输出耦接到第二锁存器的输入节点。
- 分栅存储器阵列及其操作方法-202310073867.9
- 王宁;张可钢 - 上海华虹宏力半导体制造有限公司
- 2023-01-16 - 2023-10-13 - G11C16/04
- 一种分栅存储器阵列及其操作方法，其中阵列包括：若干存储单元组构成的存储阵列，存储单元组包括第一存储单元和第二存储单元，第一存储单元包括分栅结构的第一存储管和第一选择管，第二存储单元包括分栅结构的第二存储管和第二选择管；位于同一行的第一存储管的栅极相连；位于同一行的第二存储管的栅极相连；位于同一行的第一选择管的栅极相连，位于同一行的第二选择管的栅极相连，共接的第一选择管和第二选择管栅极相连；位于同一列的第一存储管和第二存储管的漏极相连。由于选择管与存储管之间为分栅结构，相邻的选择管栅极共接，减少了外接孔的数量；且位于同一列的第一存储管和第二存储管的漏极相以一条位线接出，有效缩减了存储单元的面积。
- 非易失性半导体存储装置及其驱动方法-202010799544.4
- 滋贺秀裕;前田高志 - 铠侠股份有限公司
- 2020-08-11 - 2023-10-13 - G11C16/04
- 本发明的实施方式提供一种能够提高阈值修正精度的非易失性半导体存储装置及非易失性半导体存储装置的驱动方法。本实施方式的非易失性半导体存储装置包含：第1信道层，具有第1漏极侧及第1源极侧选择晶体管以及第1存储单元晶体管；第2信道层，具有第2漏极侧及第2源极侧选择晶体管以及第2存储单元晶体管；字线，作为第1及第2存储单元晶体管的栅极电极；以及控制器；控制器在对第1存储单元晶体管执行读出动作时，在使第2漏极侧及第2源极侧选择晶体管接通并使第1漏极侧及第1源极侧选择晶体管断开的状态下，将第1电压供给到字线，此后，在使第1漏极侧及第1源极侧选择晶体管接通的状态下，将第2电压供给到字线。
- 半导体存储装置-201910604192.X
- 高际辉男 - 铠侠股份有限公司
- 2019-07-05 - 2023-10-13 - G11C16/04
- 实施方式提供一种能够高速动作的半导体存储装置。实施方式的半导体存储装置(1)具备：第1存储单元；配线(BLI＜1＞)，连接于所述第1存储单元，在金属配线层(L1)中沿着第1方向(D1)延伸；感测放大器单元(SAU＜1＞)，连接于所述配线(BLI＜1＞)；配线(rBLI＜1＞)，连接于所述感测放大器单元(SAU＜1＞)，在所述金属配线层(L1)中沿着所述第1方向延伸；及锁存电路(XDL＜1＞)，连接于所述配线(rBLI＜1＞)；且所述配线(BLI＜1＞)中朝向所述第1方向那侧的端面和所述配线(rBLI＜1＞)中朝向与所述第1方向相反的方向那侧的端面对向。
- 用于存储器单元的方法及其电路结构-202310794944.X
- F·德桑蒂斯;V·拉纳 - 意法半导体股份有限公司;意法半导体国际有限公司
- 2018-12-28 - 2023-10-03 - G11C16/04
- 本文公开了用于存储器单元的方法及其电路结构。根据本文中讨论的原理，提供EEPROM单元，并且然后在测试代码之后，使用完全相同的架构、晶体管、存储器单元和布局来将EEPROM单元转换成只读存储器(“ROM”)单元。这种转换是在完全相同的集成电路管芯上使用相同的布局、设计和定时来完成的，其中只需对存储器阵列中的上部层级掩模进行单次改变。在一个实施例中，掩模改变是将金属1连接到多晶硅的过孔掩模。这允许灵活地将编程代码存储为非易失性存储器代码，并且然后在由客户选择时在测试之后，来自可以写入只读代码的代码的一些或全部代码存储在由相同的晶体管组成并且具有相同的布局的ROM单元中。
- 半导体装置及半导体装置的操作方法-201910961509.5
- 徐智贤;朴凤烈;李熙烈;周瀚洙 - 爱思开海力士有限公司
- 2019-10-11 - 2023-10-03 - G11C16/04
- 半导体装置及半导体装置的操作方法。一种存储器装置包括各自具有多个存储器单元的串。串联接在公共源极线和位线之间。一种操作半导体装置的方法包括将预编程电压施加到与被选存储器单元联接的被选字线以及与多个存储器单元当中的与被选存储器单元相邻的未选存储器单元联接的未选字线。该方法还包括将第一编程电压施加到被选字线。
- 存储器器件及其异步多面独立读取操作-202180001092.3
- 邓佳梁;段竺琴;石蕾;潘月松;刘艳兰;李博 - 长江存储科技有限责任公司
- 2021-03-29 - 2023-10-03 - G11C16/04
- 在某些方面中，公开了一种用于操作存储器器件的方法。存储器器件包括存储器面和多路复用器(MUX)。每个MUX包括耦合到存储器面中的相应一个存储器面的输出、接收非异步多面独立(AMPI)读取控制信号的第一输入和接收AMPI读取控制信号的第二输入。确实指令是AMPI读取指令还是非AMPI读取指令。响应于指令是AMPI读取指令，基于AMPI读取指令生成AMPI读取控制信号，并且控制对应MUX，以使能将AMPI读取控制信号从第二输入输出到对应存储器面。响应于指令是非AMPI读取指令，基于非AMPI读取指令生成非AMPI读取控制信号，并且控制每个MUX，以使能将非AMPI读取控制信号从相应第一输入输出到相应存储器面。
- 分栅存储器阵列及其操作方法-202310073534.6
- 王宁;张可钢 - 上海华虹宏力半导体制造有限公司
- 2023-01-16 - 2023-09-29 - G11C16/04
- 一种分栅存储器阵列及其操作方法，其中阵列包括：若干存储单元组构成的存储阵列，存储单元组包括第一存储单元和第二存储单元，第一存储单元包括分栅结构构成的第一存储管和第一选择管，第二存储单元包括分栅结构构成的第二存储管和第二选择管；位于同一行的第一存储管的栅极相连；位于同一行的第二存储管的栅极相连；位于同一行的第一选择管的栅极相连，位于同一行的第二选择管的栅极相连，存储单元组中第一选择管和第二选择管的栅极相连；所有源极相连接出；位于同一列的多个第一存储管的漏极相连；位于同一列的多个第二存储管的漏极相连。由于选择管与存储管采用分栅结构，相邻的选择管栅极共接以减少外接孔的数量，进而缩减存储单元的面积。
- 用于三维存储器阵列的多晶体管架构-202310279848.1
- F·贝代斯基 - 美光科技公司
- 2023-03-21 - 2023-09-22 - G11C16/04
- 本申请是针对用于三维存储器阵列的多晶体管架构。存储器装置可包含使用两个晶体管与存取线耦合的导电支柱，所述两个晶体管定位在所述导电支柱与所述存取线之间。作为用于与所述导电支柱耦合的存储器单元的存取操作的部分，所述存储器装置可被配置成将所述存取线偏置到第一电压，并且使用第二电压激活所述两个晶体管以将所述导电支柱与所述存取线耦合。另外，所述存储器装置可被配置成将使未经选择导电支柱与所述存取线耦合的第一晶体管的栅极和第二晶体管的栅极分别偏置到第三电压和第四电压，这可在所述存取操作期间撤销激活所述第一晶体管或所述第二晶体管中的至少一个，并且将所述未经选择导电支柱与所述存取线隔离。
- 一种存储装置及相关指令时延统计方法-202210258497.1
- 吴黎明;何江;张箭 - 华为技术有限公司
- 2022-03-16 - 2023-09-22 - G11C16/04
- 本申请实施例公开了一种存储装置及相关指令时延统计方法，其特征在于，所述存储装置用于：接收主机发送的N个操作指令，所述N个操作指令的指令类型包括读数据指令、写数据指令，擦除数据指令中的一种或多种；N为大于0的整数；分别响应于所述N个操作指令，并记录所述N个操作指令中每个操作指令的操作时延，所述操作时延为所述存储装置从接收到操作指令到响应完成所产生的时延；基于所述N个操作指令的指令类型以及N个操作时延，生成时延统计表，所述时延统计表用于定位所述主机或所述存储装置的响应异常点。采用本申请实施例能够便于定位存储系统中的位异常部件，进而可对异常点进行调整，减少存储系统出现异常的概率。
- 半导体存储装置-202210931346.8
- 木村啓太;仲井健理 - 铠侠股份有限公司
- 2022-08-04 - 2023-09-22 - G11C16/04
- 本发明提供一种能提高抹除动作的性能的半导体存储装置。实施方式的半导体存储装置具备多个存储单元、及控制对所述多个存储单元进行的抹除动作的控制电路，所述抹除动作包含对所述多个存储单元施加抹除电压的抹除处理、及判定所述抹除处理后的所述多个存储单元的阈值电压的抹除验证处理，所述控制电路在所述抹除动作中，对所述多个存储单元依次执行第1抹除处理、第1抹除验证处理、第2抹除处理及第2抹除验证处理，在所述第1抹除验证处理中，获取所述多个存储单元当中具有第1验证电压以下的阈值电压的第1存储单元，在所述第2抹除验证处理中，获取所述第1存储单元当中具有高于所述第1验证电压的阈值电压的第2存储单元的数量，判定所述第2存储单元的数量是否大于第1值。
- 存储系统-202210914756.1
- 木村史法 - 铠侠股份有限公司
- 2022-08-01 - 2023-09-22 - G11C16/04
- 提供能够适宜地搭载电容器的存储系统。实施方式的存储系统具备存储器、控制存储器的控制器及供所述存储器及所述控制器安装的第1基板。存储系统还具备模块部件，该模块部件具备各自具有引线的1个以上的电容器、供所述1个以上的电容器安装的第2基板及与所述1个以上的电容器的所述引线电连接且从所述第2基板延伸出的布线构件。所述第1基板和所述模块部件经由所述布线构件连接。
- 存储器系统-202210728743.5
- 森悠;长谷晃裕 - 铠侠股份有限公司
- 2022-06-24 - 2023-09-22 - G11C16/04
- 一实施方式提供读取性能高的存储器系统。存储器控制器按照第一顺序，将包含用户数据以及元数据在内的多个第一数据段写入第一存储器所具备的多个第一段区域。存储器控制器根据来自主机的读取请求，确定写入了与用户数据相符的多个第二数据段的多个第二段区域的每一个。存储器控制器基于作为从多个第二段区域的每一个读取多个第二数据段的顺序的第二顺序和从第一顺序中跳过了元数据的写入目的地的顺序而得到的第三顺序，判定是否执行预获取。
- 非易失性存储器-202211103219.5
- 黑泽泰彦 - 铠侠股份有限公司
- 2022-09-09 - 2023-09-22 - G11C16/04
- 根据实施方式，非易失性存储器的控制电路执行第1编程动作，在第1编程动作之后执行第2编程动作。第1编程动作是如下动作：将第2多个存储单元各自的阈值电压设定于多个第1区间中的与写入数据相应的第1区间，并且，将第3多个存储单元各自的阈值电压设定于多个第1区间中的第2区间。第2编程动作是如下动作：将第2多个存储单元各自的阈值电压设定于多个第3区间中的与写入数据相应的第3区间，并且，将第3多个存储单元各自的阈值电压设定于多个第3区间中的两个第4区间中的与温度信息相应的第4区间。
- 存储器系统及其操作方法-201910747840.7
- 朴世昶;金钟旭 - 爱思开海力士有限公司
- 2019-08-14 - 2023-09-22 - G11C16/04
- 本发明涉及一种存储器系统。该存储器系统包括：存储器单元阵列，包括多个存储器单元；外围电路，被配置成在读取操作期间，将读取电压施加到联接到存储器单元之中所选择的存储器单元的所选择的字线，并且将通过电压施加到联接到存储器单元之中除了所选择的存储器单元之外的未选择的存储器单元的未选择的字线；以及控制器，被配置成控制外围电路，并且基于作为读取操作目标的目标存储块的状态信息来施加通过电压的可变电压电平。
- 专利分类
