[发明专利]半导体集成电路器件在审
| 申请号： | 202210988666.7 | 申请日： | 2022-08-17 |
| 公开（公告）号： | CN115915759A | 公开（公告）日： | 2023-04-04 |
| 发明（设计）人： | 崔训诚;尹智英 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B20/25 | 分类号： | H10B20/25 |
| 代理公司： | 北京市立方律师事务所 11330 | 代理人： | 李娜;邓思思 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体集成电路器件，其包括：标准单元，位于衬底上；一次性可编程(OTP)存储器结构，位于所述标准单元的边缘部分处；以及编程晶体管，在与所述标准单元的设置有所述OTP存储器结构的所述边缘部分相邻的位置处位于所述标准单元外部，所述编程晶体管电连接到所述OTP存储器结构。所述OTP存储器结构包括第一反熔丝和第二反熔丝。当编程电压被施加到编程晶体管并且偏置电源电压被施加到所述OTP存储器结构时，所述第一反熔丝和所述第二反熔丝均变得短路，并且所述偏置电源电压被提供到所述标准单元。 | ||
| 搜索关键词： | 半导体 集成电路 器件 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210988666.7/，转载请声明来源钻瓜专利网。
- 上一篇：皮肤处理设备
- 下一篇：集成MEMS谐振器以及方法
- 同类专利
- 半导体结构-202210933727.X
- 李维中;丘世仰 - 南亚科技股份有限公司
- 2022-08-04 - 2023-10-24 - H10B20/25
- 本发明提供一种半导体结构，包括半导体基板、主动区、晶体管栅极、熔丝栅极、第一介电图案、第二介电图案以及多条金属线。主动区设置于半导体基板中。晶体管栅极具有沿着第一方向延伸穿过主动区的第一线段和第二线段。位于第一线段与第二线段之间的熔丝栅极沿第一方向延伸穿过主动区。第一介电图案设置于主动区和晶体管栅极之间。第二介电图案设置于主动区和熔丝栅极之间。位于晶体管栅极相对两侧的多条金属线电性连接至主动区。
- 玻璃基板上的一次编程非挥发性存储单元-202110067401.9
- 孙文堂;萧婉匀 - 力旺电子股份有限公司
- 2021-01-19 - 2023-10-17 - H10B20/25
- 本发明公开一种玻璃基板上的一次编程非挥发性存储单元，其中该一次编程非挥发性存储单元具有一存储元件，该存储元件包括：一玻璃基板、一缓冲层、一多晶硅层与二金属层。缓冲层位于该玻璃基板上。多晶硅层位于该缓冲层上。该多晶硅层包括一P型掺杂区与一N型掺杂区。该二金属层分别接触于该N型掺杂区与该P型掺杂区。该二金属层、该第一N型掺杂区与该第一P型掺杂区形成一二极管。在一编程动作时，该二极管接收一编程电压，使得该二极管为逆向偏压，且该二极管由一第一存储状态变成一第二存储状态。在一读取动作时，该二极管接收一读取电压，使得该二极管为逆向偏压，且该二极管产生一读取电流。
- OTP存储器件及电子设备-202210301575.1
- 徐由;潘越;刘畅;布明恩;张宗宪;刘燕翔 - 华为技术有限公司
- 2022-03-25 - 2023-10-10 - H10B20/25
- 本申请提供了一种OTP存储器件及电子设备。OTP存储器件包括衬底和存储结构，衬底具有第一表面，第一表面包括有源区；存储结构包括第一金属氧化物半导体MOS晶体管，第一MOS晶体管包括：源极，源极设于有源区；漏极，漏极设于有源区；栅氧化层，栅氧化层设于有第一表面，栅氧化层上具有凹陷部，凹陷部包括沿第一方向设置的第一凹陷部以及沿第二方向设置的第二凹陷部，第一方向与第二方向之间具有夹角；栅极，栅极设于栅氧化层上，源极或漏极位于栅极的一侧。本申请能够提高OTP存储器件编程的成功率。
- 一种半导体结构及其制作方法-202210304778.6
- 吴铁将;朱玲欣 - 长鑫存储技术有限公司
- 2022-03-22 - 2023-10-03 - H10B20/25
- 本公开实施例涉及半导体领域，提供一种半导体结构及其制作方法，其中，半导体结构包括：基底，以及位于基底表面的栅氧层；栅极堆叠层，栅极堆叠层位于栅氧层的表面；隔离层，隔离层至少覆盖栅极堆叠层的第一侧壁；接触结构，接触结构至少位于基底的表面；介质层，介质层至少位于接触结构与栅极堆叠层的第二侧壁之间，第一侧壁与第二侧壁相对设置，介质层的厚度小于隔离层的厚度。至少可以降低熔丝结构的击穿难度。
- 半导体结构及其制备方法-202110086754.3
- 曹先雷 - 长鑫存储技术有限公司
- 2021-01-22 - 2023-09-26 - H10B20/25
- 本发明属于半导体技术领域，具体涉及一种半导体结构及其制备方法，用于解决反熔丝器件结构的编程电压较高的技术问题。该半导体结构的制备方法包括：提供衬底，衬底包括核心器件区和反熔丝器件区；形成第一介质层，其覆盖核心器件区和反熔丝器件区；形成第二介质层，其覆盖第一介质层，第二介质层的介电常数大于第一介质层的介电常数；去除反熔丝器件区上的第二介质层；形成导电层，其覆盖反熔丝器件区上的第一介质层和核心器件区上的第二介质层。通过去除反熔丝器件区上的第二介质层，使得反熔丝器件区上位于导电层和衬底之间的膜层厚度较薄且介电常数较小，从而降低后续形成的反熔丝器件结构的编程电压。
- 具有减小的阈值电压的单晶体管(1T)一次可编程(OTP)反熔丝位单元-202180091554.5
- A·E·霍奇 - 美商新思科技有限公司
- 2021-12-08 - 2023-09-22 - H10B20/25
- 提供了一种单晶体管(1T)一次可编程(OTP)反熔丝位单元。1T OTP反熔丝位单元包括栅极、具有至少两个子区域的扩散区域，以及位于栅极和扩散区域之间的栅极氧化物区域，栅极氧化物区域包括薄栅极氧化物区域和厚栅极氧化物区域。
- 一次性可编程器件的制造方法及一次性可编程器件-202010164411.X
- 田志;李娟娟;邵华;陈昊瑜 - 上海华力微电子有限公司
- 2020-03-10 - 2023-09-15 - H10B20/25
- 本发明提供了一次性可编程器件的制造方法及一次性可编程器件，包括：有源区、位于有源区一侧的浅沟槽隔离结构、位于有源区上的第一氧化硅层、位于浅沟槽隔离结构和第一氧化硅层上的栅极结构、位于栅极结构两侧的侧墙、依次位于栅极结构上的难熔硅化物层和第二氮化硅层，以及连接难熔硅化物层的接触孔，浅沟槽隔离结构表面高于所述第一氧化硅表面。阴极端放置在浅沟槽隔离结构区域，阳极端放置在有源区，由于浅沟槽隔离结构区域和有源区形成了台阶，难熔硅化物层也形成台阶，在台阶处难熔硅化物的晶粒尺寸与平面处存在差异，有利于阴极端金属离子的迁移，迁移后的金属离子不易重新返回阴极端，提高了可靠性。
- 具有条状主动区的存储器元件及其制备方法-202211447771.6
- 周良宾 - 南亚科技股份有限公司
- 2022-11-18 - 2023-09-05 - H10B20/25
- 本申请提供一种存储器元件及该存储器元件的制备方法。该存储器元件包括一半导体基底，该半导体基底上或其中定义有一主动区，并包括围绕该主动区的一凹槽；一第一介电质层，设置于该半导体基底的该主动区上；一第二介电质层，设置于该第一介电质层上；以及一隔离部件，设置于该凹槽内并完全围绕该主动区。
- 记忆体装置-202321015078.1
- 刘相玮 - 台湾积体电路制造股份有限公司
- 2023-04-28 - 2023-09-01 - H10B20/25
- 一种记忆体装置包括第一记忆体单元，此第一记忆体单元包括串行地彼此电性耦接的第一晶体管及第一反熔丝结构。第一晶体管包括跨主动区域延伸的第一栅极结构、在主动区域的第一部分中设置的第一源极/漏极结构、及在主动区域的第二部分中设置的第二源极/漏极结构。第一反熔丝结构包括电性耦接到第一源极/漏极结构的第一电极、在第一虚拟栅极结构上方设置的第二电极、及横向插入第一电极与第二电极之间的第一绝缘体。
- 全自对准高密度3D多层存储器的制备方法-202110189418.1
- 彭泽忠;王苛 - 成都皮兆永存科技有限公司
- 2021-02-19 - 2023-08-01 - H10B20/25
- 全自对准高密度3D多层存储器的制备方法，涉及存储器的制备技术。本发明包括下述步骤：1)形成基础结构体；2)对基础结构体开槽；3)在分割槽中填充绝缘介质；4)深孔刻蚀步骤3)填充的绝缘介质，形成沿分割槽离散排列的存储单元孔，相邻的存储单元孔之间为绝缘介质,并且基础结构体部分暴露于存储单元孔内；5)在存储单元孔内逐层设置预设的存储器结构所需的各层介质。采用本发明技术制备得到的半导体存储器存储密度高。
- 反熔丝存储结构、反熔丝阵列存储结构以及存储器-202310621394.1
- 侯闯明 - 长鑫存储技术有限公司
- 2023-05-26 - 2023-07-28 - H10B20/25
- 本公开实施例提供一种反熔丝存储结构、反熔丝阵列存储结构以及存储器。反熔丝存储结构包括：有源区，有源区包括沿第一方向上依次排布的第一部分、第二部分、第三部分、第四部分和第五部分；多个第一反熔丝结构，每个第一反熔丝结构包括与第一部分交叠的第一反熔丝栅极；多个第二反熔丝结构，每个第二反熔丝结构包括与第五部分交叠的第二反熔丝栅极；第一选择晶体管以及第二选择晶体管，第一选择晶体管包括与第二部分交叠的第一选择栅极，第二选择晶体管包括与第四部分交叠的第二选择栅极，第一选择栅极和第二选择栅极沿第一方向间隔排布；与第三部分电连接的位线结构。本公开实施例至少有利于提升反熔丝存储结构的性能。
- 半导体器件和半导体存储器-202310294850.6
- 侯闯明 - 长鑫存储技术有限公司
- 2023-03-24 - 2023-07-25 - H10B20/25
- 本公开提供一种半导体器件和半导体存储器，包括衬底、位于衬底上的反熔丝单元和缓冲器。反熔丝单元包括一个选择晶体管和一个反熔丝管，且选择晶体管和反熔丝管串联，缓冲器包括偶数个串联的反相器，缓冲器的输入端连接反熔丝管的一个电极，缓冲器的输出端连接衬底，缓冲器的用于调节选择晶体管的体电位。
- 半导体结构及其制造方法-202210022035.X
- 丁丽 - 长鑫存储技术有限公司
- 2022-01-10 - 2023-07-21 - H10B20/25
- 本公开实施例涉及一种半导体结构及其制造方法，半导体结构包括：衬底，包括第一掺杂区；第一隔离结构，第一隔离结构位于第一掺杂区内，且第一隔离结构的深度大于第一掺杂区的深度；第一栅极结构，第一栅极结构位于第一掺杂区的衬底表面，第一栅极结构横跨第一隔离结构，且第一栅极结构在衬底上的投影宽度大于第一隔离结构在衬底上的投影宽度；第二栅极结构，第二栅极结构位于衬底表面，第二栅极结构位于第一栅极结构的两侧。本公开实施例有利于缩小半导体器件的尺寸。
- 反熔丝阵列结构和存储器-202111602098.4
- 杨桂芬;池性洙 - 长鑫存储技术有限公司
- 2021-12-24 - 2023-06-30 - H10B20/25
- 本公开涉及半导体电路设计领域，特别涉及一种反熔丝阵列结构和存储器，其中，反熔丝阵列结构包括：多个反熔丝集成结构，分别沿位线延伸方向和字线延伸方向设置，其中，位线延伸方向和字线延伸方向相交；其中，在位线延伸方向上，部分反熔丝集成结构与相邻反熔丝集成结构共用同一有源区；第一晶体管，基于相邻反熔丝集成结构共用的有源区设置，通过第一晶体管增大反熔丝存储单元之间电气元件的电隔离效果，相比于隔离区第一晶体管所需占用的面积更小；另外，通过设置第一晶体管，使相邻反熔丝集成结构可以设置在同一有源区上，进一步减小反熔丝阵列结构的版图布局面积。
- 使用栅极绝缘破裂的一次性可编程存储器-201810841157.5
- A·E·霍奇;V·莫洛兹;J·卡瓦 - 美商新思科技有限公司
- 2018-07-27 - 2023-06-16 - H10B20/25
- 本文公开了使用栅极绝缘破裂的一次性可编程存储器。实施例涉及具有晶体管的反熔丝器件。晶体管可以是FinFET。反熔丝器件包括第一电极、绝缘层和第二电极。晶体管的栅极可以形成在与第一电极相同的层中。晶体管的栅极上的栅极绝缘层可以形成在与绝缘层相同的层中。第二电极可以形成在与局部互连或过孔相同的层中，并且在绝缘层之上垂直地重叠第一电极。
- 存储器元件及其制备方法-202210750722.3
- 李维中;丘世仰 - 南亚科技股份有限公司
- 2022-06-28 - 2023-06-09 - H10B20/25
- 本申请提供一种存储器元件及其制备方法。该存储器元件包括一半导体基底，该半导体基底包括一隔离结构和由该隔离结构包围的一主动区；一熔丝栅极结构，配置在该主动区上；一元件栅极结构，配置在该主动区上并与该熔丝栅极结构相邻；以及一接触插塞，与该主动区耦合并远离该半导体基底延伸，其中该主动区的至少一部分配置在该元件栅极结构之下。
- 三阱区内的电熔丝和三阱区上的栅极结构-202211144130.3
- E·G·盖布里斯莱希;S·M·尚克;A·F·卢瓦索;R·J·小戈捷;M·J·阿布-卡利尔;A·Y·吉纳维 - 格芯（美国）集成电路科技有限公司
- 2022-09-20 - 2023-05-16 - H10B20/25
- 本公开涉及半导体结构，更具体地涉及位于三阱上的电熔丝和栅极结构及制造方法。该结构包括：衬底，其包括有界区域；栅极结构，其形成在有界区域内；以及电熔丝，其形成在有界区域内并电连接到栅极结构。
- 一种反熔丝器件及其制造方法-202211394411.4
- 余兴;朱梦丽;薛迎飞 - 芯盟科技有限公司
- 2022-11-08 - 2023-05-16 - H10B20/25
- 本公开实施例提供一种反熔丝器件及其制造方法。所述反熔丝器件包括：设于衬底内的第一掺杂区和第二掺杂区；位于所述衬底上的栅氧化层，所述栅氧化层包括沿第一方向紧邻设置的第一栅氧化层和第二栅氧化层，所述第二栅氧化层沿第二方向的长度大于所述第一栅氧化层沿所述第二方向上的长度，其中，所述第一方向和所述第二方向均平行于衬底表面；所述第二栅氧化层包括位于所述第一掺杂区和所述第二掺杂区之间的第一部分和位于所述第一掺杂区和所述第一栅氧化层之间的第二部分；所述第一栅氧化层沿第三方向上的厚度小于所述第二栅氧化层沿所述第三方向上的厚度，其中，所述第三方向为垂直于衬底表面的方向；位于所述栅氧化层上的栅极。
- 半导体存储器结构及其制作方法-202111085199.9
- 李国兴;吴建良;林文凯;叶德炜;薛胜元;白启宏 - 联华电子股份有限公司
- 2021-09-16 - 2023-05-12 - H10B20/25
- 本发明公开一种半导体存储器结构及其制作方法，其中该半导体存储器结构，包含基底，具有晶体管形成区和靠近晶体管形成区的电容形成区；晶体管，设置于晶体管形成区内的基底上；电容，设置在电容形成区域内并且电连接到晶体管；第一层间介电层，覆盖晶体管形成区与电容形成区，其中第一层间介电层围绕晶体管的金属栅极与电容的下电极板；以及盖层，位于第一层间介电层上，其中，盖层在晶体管形成区内具有第一厚度并且在电容形成区内具有第二厚度，其中，第一厚度大于第二厚度，盖层在电容形成区域内充当电容的电容介电层。
- 半导体装置、液体排出头基板、液体排出头和装置-201810274649.0
- 藤井一成;矶田尚希;根岸俊雄;远藤航 - 佳能株式会社
- 2018-03-30 - 2023-04-25 - H10B20/25
- 一种半导体装置、液体排出头基板、液体排出头和装置。该装置包括：基板；晶体管，设置在基板上，并连接到被供应有第一电压的第一端子；反熔丝元件，设置在基板上并连接在晶体管与被供应有第二电压的第二端子之间；第一电阻元件，设置在基板上，且与反熔丝元件并联连接在晶体管和第二端子之间；以及调整单元，设置在基板上，且被配置为用于减少在从反熔丝元件读出信息时第一电阻元件的电阻变化的影响。
- 非易失性存储器装置-202211265456.1
- 宋英杰;昔浚荣;吴银珠;金民镐;张炳哲 - 三星电子株式会社
- 2022-10-17 - 2023-04-21 - H10B20/25
- 提供了一种非易失性存储器装置。所述非易失性存储器装置包括：基底；堆叠结构，包括在水平方向上延伸的第一栅极层和在水平方向上延伸并且在竖直方向上与第一栅极层间隔开设置的第二栅极层；多个第一沟道结构，在竖直方向上穿透堆叠结构的第一沟道区域；多个第二沟道结构，在竖直方向上穿透堆叠结构的第二沟道区域；第一反熔丝结构和第二反熔丝结构，各自在竖直方向上穿透堆叠结构的反熔丝区域；第一反熔丝晶体管，通过第一反熔丝结构电连接到第一栅极层；以及第二反熔丝晶体管，通过第二反熔丝结构电连接到第二栅极层。
- OTP器件结构及其制作方法、OTP存储器-202011622178.1
- 王志刚;贾宬;李弦 - 珠海创飞芯科技有限公司
- 2020-12-31 - 2023-04-18 - H10B20/25
- 本申请提供一种OTP器件结构及其制作方法、OTP存储器，其中，所述OTP器件结构，将选通管的源极区和漏极区中的至少一个的衬底和沟道注入条件修改为与低压器件的衬底和沟道注入条件相同，从而提高了源漏之间的抗击穿能力，从而使得选通管的沟道长度能够相对现有技术来说进一步缩小，也即通过改变选通管的衬底及沟道注入条件实现沟道长度进一步缩小，进而进一步缩小了OTP存储单元的尺寸，也即能够进一步缩小OTP存储器的尺寸。
- 反熔丝器件及其制造方法-202111170717.7
- 魏宏谕 - 华邦电子股份有限公司
- 2021-10-08 - 2023-04-14 - H10B20/25
- 本发明提供一种反熔丝器件及其制造方法。上述反熔丝器件包括基底、掺杂区、介电层、第一接触窗、反熔丝材料层与第二接触窗。掺杂区位于基底中。介电层位于基底上，且具有第一开口与第二开口。第一开口与第二开口分别暴露出掺杂区。第一接触窗位于第一开口中。反熔丝材料层位于第一接触窗与掺杂区之间。第二接触窗位于第二开口中，且电性连接至掺杂区。上述反熔丝器件可防止数据的误判。
- 高写入效率的反熔丝阵列-202111229153.X
- 黄郁婷;吴其沛 - 亿而得微电子股份有限公司
- 2021-10-21 - 2023-04-14 - H10B20/25
- 本发明公开一种高写入效率的反熔丝阵列，其包含至少一子存储器阵列，子存储器阵列具有并排配置于相邻的两条位线之间的两个反熔丝记忆晶胞，两个反熔丝记忆晶胞的反熔丝晶体管皆包含具有一个以上的尖角重叠于第一闸极介电层上的反熔丝闸极，且两个反熔丝记忆晶胞的选择晶体管的第二闸极介电层彼此连接，使得两个反熔丝记忆晶胞可连接到不同位线，并连接到相同选择线和相同字线。本发明利用源极接点共用及两个选择晶体管共用一个通道的配置方式，不但可稳固源极架构，同时可增大选择晶体管的通道宽度，而增加写入效率，且没有增加整体布局面积。
- 半导体集成电路器件-202210988666.7
- 崔训诚;尹智英 - 三星电子株式会社
- 2022-08-17 - 2023-04-04 - H10B20/25
- 一种半导体集成电路器件，其包括：标准单元，位于衬底上；一次性可编程(OTP)存储器结构，位于所述标准单元的边缘部分处；以及编程晶体管，在与所述标准单元的设置有所述OTP存储器结构的所述边缘部分相邻的位置处位于所述标准单元外部，所述编程晶体管电连接到所述OTP存储器结构。所述OTP存储器结构包括第一反熔丝和第二反熔丝。当编程电压被施加到编程晶体管并且偏置电源电压被施加到所述OTP存储器结构时，所述第一反熔丝和所述第二反熔丝均变得短路，并且所述偏置电源电压被提供到所述标准单元。
- 反熔丝阵列结构及存储器-202111095281.X
- 池性洙 - 长鑫存储技术有限公司
- 2021-09-17 - 2023-03-21 - H10B20/25
- 本申请实施例涉及半导体电路设计领域，特别涉及一种反熔丝阵列结构及存储器，包括：多个反熔丝集成结构，在位线延伸方向和字线延伸方向排列成反熔丝矩阵；每个反熔丝集成结构设置在同一有源区内，有源区的延伸方向与位线延伸方向相同；反熔丝集成结构包括：第一反熔丝存储MOS管、第一开关管、第二开关管和第二反熔丝存储MOS管；第一开关管和第二开关管分别通过相邻两根字线控制，第一反熔丝存储MOS管和第二反熔丝存储MOS管分别通过相邻两根编程导线控制，且编程导线还用于控制相邻反熔丝集成结构。以实现相同容量的存储阵列仅需占用更小的布局面积，从而在原有布局面积的基础上，增大反熔丝存储单元之间的间距。
- 1.5T一次性可编程存储器及其制作方法-202211513349.6
- 陈耿川 - 芯合半导体公司
- 2022-11-29 - 2023-03-21 - H10B20/25
- 本发明涉及一种1.5T一次性可编程存储器及其制作方法。所述1.5T一次性可编程存储器包括在半导体衬底的有源区形成的至少一个1.5T存储单元，所述1.5T存储单元包括一选择晶体管和一接地晶体管的一半，结构简洁，并且，所述接地晶体管中的部分薄栅介质层被夹在连接所述选择晶体管的源区的结掺杂区域和接地栅之间，在对相应的1.5T存储单元编程时，所述选择晶体管的漏区电压可耦合至所述结掺杂区域，并使夹在所述结掺杂区域和所述接地栅之间的所述薄栅介质层被击穿，编程电压较小。
- 半导体结构-202111073572.9
- 陶波;王黎;温晋炀;马瑞吉;周志飙;殷栋;任刚;谢健 - 联华电子股份有限公司
- 2021-09-14 - 2023-03-17 - H10B20/25
- 本发明公开一种半导体结构，包括绝缘体上半导体基底、第一导电结构以及第二导电结构。绝缘体上半导体基底包括底部基底、设置在埋入式绝缘层上的埋入式绝缘层、设置在埋入式绝缘层上的半导体层以及设置在底部基底与埋入式绝缘层之间的高捕捉层。第一导电结构的至少一部分以及第二导电结构的至少一部分设置在高捕捉层中。高捕捉层的一部分设置在第一导电结构与第二导电结构之间，且第一导电结构、第二导电结构以及设置在第一导电结构与第二导电结构之间的高捕捉层为一反熔丝结构的至少一部分。
- OTP器件结构、OTP存储器及其操作方法-202011627444.X
- 王志刚;贾宬;李弦 - 珠海创飞芯科技有限公司
- 2020-12-31 - 2023-02-24 - H10B20/25
- 本申请提供一种OTP器件结构、OTP存储器及其操作方法，所述OTP器件结构包括一个高压选通管、一个低压选通管和一个反熔丝；在OTP器件结构进行编程操作时，高压选通管和反熔丝导通，而低压选通管截止；在进行读取操作时，低压选通管和反熔丝导通，而高压选通管截止，从而使得在编程时具有较高的可靠性，而在读出电流时，具有较大的读出电流。也即使得OTP嵌入式存储器能够同时保证编程高可靠性和读出电流较大。
- 一种多晶熔丝型非易失性存储器及其制作方法-202110908421.4
- 王浩;张楠;刘小红;李侠;黄勇;郭术明;龚才 - 无锡华润上华科技有限公司
- 2021-08-09 - 2023-02-17 - H10B20/25
- 本发明提供一种多晶熔丝型非易失性存储器及其制作方法，该存储器包括多个存储器单元，存储器单元包括多晶硅熔丝，多晶硅熔丝包括依次相连的第一、第二及第三熔丝段，第一及第三熔丝段的材质均包括掺杂多晶硅，第二熔丝段的材质包括本征多晶硅。本发明利用离子注入对多晶的掺杂过程，产生了一个三明治的多晶区域，即低阻多晶区+本征多晶狭点+低阻多晶区的结构，此结构可有效控制存储器单元的编程位置，熔断位置具有确定性，位置可控，可有效改善存储器单元编程后的阻值分布。此结构还可有效改善存储器单元编程前后的数据稳定性，避免因断而复连导致数据丢失。此外，此结构上层区域利用导电覆盖层遮挡存储单元的数据存储部分，可提高数据保密性。
- 专利分类
