[发明专利]数字信号末尾1变0的方法、电路、芯片、介质及设备在审
| 申请号： | 202310280117.9 | 申请日： | 2023-03-21 |
| 公开（公告）号： | CN116185333A | 公开（公告）日： | 2023-05-30 |
| 发明（设计）人： | 尚德龙;刘伟佳;李犇;孙拓拓;乔树山;周玉梅 | 申请（专利权）人： | 中科南京智能技术研究院 |
| 主分类号： | G06F7/38 | 分类号： | G06F7/38 |
| 代理公司： | 北京华沛德权律师事务所 11302 | 代理人： | 马苗苗 |
| 地址： | 211135 江苏省南京市江宁*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及集成电路技术领域，揭示了数字信号末尾1变0的方法、电路、芯片、介质及设备。控制方法包括：获取输入二进制数字信号，从输入二进制数字信号的倒数第一位电信号值作为第一运算值开始计算，以输入二进制数字信号的逆向顺序进行连续计算，直至计算出输入二进制数字信号的正数第一位电信号值对应的输出值时获得全部输出二进制数字信号，计算方式为当运算值为1时，则输出值为0，当运算值为0时，则输出值为0，且后续的输出值均等于运算值。通过本申请单独的对二进制数字信号数的右边最后一个1或者最右边的连续的几个1变成0的操作，减少了ALU的复杂程度，降低成本，减少在处理器中占用的空间，降低电能的消耗。 | ||
| 搜索关键词： | 数字信号 末尾 方法 电路 芯片 介质 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中科南京智能技术研究院，未经中科南京智能技术研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310280117.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于高效模除法和模求逆的技术、设备和指令集架构-202280002327.5
- 王帅;姚琛;吴骁;朱嵘喆;钱雨霁;谢惜惜 - 辉达公司
- 2022-01-28 - 2023-09-29 - G06F7/38
- 公开了使用包括硬件加速器引擎的共享平台来执行和促进例如模除法和模求逆的快速和高效的模计算运算的装置、系统和技术。
- 运算电路、卷积运算电路、方法、介质及电子设备-202310610157.5
- 周煜梁 - 昕原半导体(上海)有限公司
- 2023-05-26 - 2023-09-08 - G06F7/38
- 本申请提供一种运算电路、卷积运算电路、方法、介质及电子设备。所述运算电路包括：若干并联的存储单元，所述存储单元包括相连的选择器和存储元件；若干模式选择单元，所述模式选择单元与所述模式选择单元对应的所述存储单元电连接，所述运算电路具有第一运行模式和第二运行模式，当所述运算电路为所述第一运行模式时，所述存储元件根据自身阻值参与所述运算电路的电导值的配置，当所述运算电路为所述第二运行模式时，所述运算电路的输入电压与所述运算电路的电导值进行运算。所述运算电路还具有第一运行模式和第二运行模式，能够将所述运算电路的电导配置过程和运算过程相互分离，从而实现所述运算电路的运算功能。
- 多分频十六位二进制减计数器装置-202320827290.1
- 吴静;夏渝栋 - 西安培华学院
- 2023-04-13 - 2023-08-22 - G06F7/38
- 本实用新型公开了多分频十六位二进制减计数器装置，通过定时器控制输出频率f0；通过分频器中的二倍频器控制输出频率2f0，四倍频器控制输出频率4f0，八倍频器控制输出频率8f0；通过定时器、二倍频器、四倍频器、八倍频器的输出分别控制多分频混频器的四个数据输入端D0、D1、D2、D3，多分频混频器的数据选择端B和A分别由十六位二进制减计数器的输出端的D15和D14控制；通过多分频混频器的输出控制十六位二进制减计数器时钟，实现分别以频率8f0减计数65535‑49152，频率4f0减计数49151‑32768，频率2f0减计数32767‑16384，频率f0减计数16383‑0。
- 多倍频十六位二进制加计数器装置-202320823178.0
- 吴静;杜江 - 西安培华学院
- 2023-04-13 - 2023-08-22 - G06F7/38
- 本实用新型公开了多倍频十六位二进制加计数器装置，通过定时器控制输出频率f0；通过倍频器中的二倍频器控制输出频率2f0，四倍频器控制输出频率4f0，八倍频器控制输出频率8f0；通过定时器、二倍频器、四倍频器、八倍频器的输出分别控制多倍频混频器的四个数据输入端D0、D1、D2、D3，多倍频混频器的数据选择端B和A分别由十六位二进制加计数器的输出端的D15和D14控制；通过多倍频混频器的输出控制十六位二进制加计数器时钟，实现分别以频率f0加计数0‑16383，频率2f0加计数16384‑32767，频率4f0加计数32768‑49151，频率8f0加计数49152‑65535。
- 数据处理方法及装置-202310162621.9
- 谭晋;王磊 - 支付宝（杭州）信息技术有限公司
- 2023-02-13 - 2023-06-23 - G06F7/38
- 本说明书实施例提供一种数据处理方法及装置，一种保护数据隐私的多方计算溢出位的方法及装置。其中数据处理方法包括：先获取2
- 数字信号末尾1变0的方法、电路、芯片、介质及设备-202310280117.9
- 尚德龙;刘伟佳;李犇;孙拓拓;乔树山;周玉梅 - 中科南京智能技术研究院
- 2023-03-21 - 2023-05-30 - G06F7/38
- 本申请涉及集成电路技术领域，揭示了数字信号末尾1变0的方法、电路、芯片、介质及设备。控制方法包括：获取输入二进制数字信号，从输入二进制数字信号的倒数第一位电信号值作为第一运算值开始计算，以输入二进制数字信号的逆向顺序进行连续计算，直至计算出输入二进制数字信号的正数第一位电信号值对应的输出值时获得全部输出二进制数字信号，计算方式为当运算值为1时，则输出值为0，当运算值为0时，则输出值为0，且后续的输出值均等于运算值。通过本申请单独的对二进制数字信号数的右边最后一个1或者最右边的连续的几个1变成0的操作，减少了ALU的复杂程度，降低成本，减少在处理器中占用的空间，降低电能的消耗。
- 输入法和使用该输入法的输入装置、输入系统-201810862197.8
- 蔡光贤 - 蔡光贤
- 2014-11-24 - 2023-04-28 - G06F7/38
- 本发明公开一种输入法和使用该输入法的输入装置、输入系统。所述输入法包括：检测用户在输入装置上输入的输入轨迹,所述输入装置具有若干个有效输入点，所述输入轨迹是从所述若干个有效输入点之一起始，并经过至少一个其他有效输入点而结束；将所述输入轨迹转换为轨迹码；经预定义或自定义的映射表，将所述轨迹码转换成对应的ASCII码、Unicode码或其他进制编码。
- 能存算一体化单元及状态控制方法、集成模组、处理器及设备-202110498977.0
- 向勇;张晓琨;毛宇 - 电子科技大学
- 2021-05-07 - 2022-12-27 - G06F7/38
- 本发明提供的一种能存算一体化单元，该能存算一体化单元包括第一电极、第二电极和电解质，其中电解质设于第一电极与第二电极之间，可迁移带电粒子经由电解质在第二电极和第一电极之间迁移，基于可迁移带电粒子在第二电极中的含量变化得到对应的状态信息，从而使得能存算一体化单元的能量供给过程与信息处理过程耦合，有效降低了运算的功耗和时延，并提高了能量利用效率。本发明还提供一种集成模组、处理器、能存算一体化单元的状态控制方法及设备，均具有与前述的能存算一体化单元相同的有益效果。
- 一种能存算一体化单元、处理器、电子设备、人工神经系统及制备方法-202110514349.7
- 张晓琨;向勇;陶治颖 - 电子科技大学
- 2021-05-07 - 2022-10-14 - G06F7/38
- 一种能存算一体化单元、处理器、电子设备、人工神经系统及制备方法，涉及电子器件领域。制备方法包括提供基底，在基底表面形成第一电极或第二电极；当在基底表面形成的是第一电极时，再依次形成电解质层和第二电极；当在基底表面形成的是第二电极时，再依次形成电解质层和第一电极。具有至少两种状态，电极中可迁移带电粒子含量与电势差一一对应，和/或电极中的可迁移带电粒子含量与电极阻值一一对应。处理器、电子设备和类神经系统依据能存算一体化单元制得，打破了传统计算单元的架构限制，实现了储能、计算和信息存储的整合，功耗更小，能量利用率更高，且具有记忆特性，具有应用于人工神经网络系统的潜在价值。
- 一种可实现半加器运算功能的磁算术逻辑器件-202110410517.8
- 章晓中;卢子尧;牟鸿铭;蒲宇辰;熊成悦 - 清华大学
- 2021-04-13 - 2022-08-09 - G06F7/38
- 本发明公开了一种可实现半加器运算功能的磁算术逻辑器件，所述磁算术逻辑器件包括磁性单元、电阻网络和微分负电阻元件；其中两个磁性单元并联，两对微分负电阻元件分别与并联后的磁性单元的左右两组电极和电阻网络的左右两端相连，电流自所述并联后的磁性单元和所述电阻网络的顶端电极流入，从所述并联后的磁性单元的左右两组电极和所述电阻网络的左右两端经过所述微分负电阻元件流出，以磁化方向作为逻辑输入，所述流出的电流数值根据所述磁性单元磁化方向的变化而改变，实现半加器运算的“与”和“异或”逻辑功能。
- 舍入反平方根结果-201610911752.2
- 卡斯珀·范本特姆;萨姆·埃利奥特 - 想象技术有限公司
- 2016-10-19 - 2022-07-01 - G06F7/38
- 本发明公开了舍入反平方根结果。用于确定在输入浮点数上执行的反平方根运算的无限精度结果是否大于在第一浮点精度中的特定数的方法和系统。该方法包括：计算在第二较低的浮点精度中的特定数的平方；计算由于第二浮点精度而引起的在所计算的平方中的误差；通过计算该平方乘以输入浮点数减去一来计算在第一浮点精度中的第一增量值；通过计算误差乘以输入浮点数加上第一增量值来计算第二增量值；以及基于第二增量项来输出反平方根运算的无限精度结果是否大于特定数的指示。
- 优化设备、非暂态计算机可读存储介质和优化方法-202110183736.7
- 此岛真喜子;田村泰孝 - 富士通株式会社
- 2021-02-10 - 2021-11-26 - G06F7/38
- 公开了优化设备、非暂态计算机可读存储介质和优化方法。由被配置成使用副本交换方法来搜索解的计算机实现的优化方法，该优化方法包括：基于多个副本中的各个副本在预定的时间处的第一状态来生成要被多个副本中的每个副本参考的参考位；使多个副本中的每个副本参考所生成的参考位；以及指定在晚于该时间的时间处的第二状态。
- 具有处理流水线的乘法器-累加器电路系统以及操作该电路系统的方法-202080010361.8
- F·A·瓦尔;C·C·王 - 弗莱克斯-罗技克斯技术公司
- 2020-02-29 - 2021-09-14 - G06F7/38
- 一种集成电路，包括存储图像数据和滤波器权重的存储器，以及多个乘法‑累加器执行流水线，每个乘法‑累加器执行流水线耦接到存储器以接收(i)图像数据以及(ii)滤波器权重，其中每个乘法‑累加器执行流水线使用关联滤波器权重经由多个乘法和累加操作来处理图像数据。在一个实施例中，每个乘法‑累加器执行流水线的乘法‑累加器电路系统在操作中接收不同的图像数据集合，每个集合包括多个图像数据，且使用与接收的图像数据关联的滤波器权重、经由与其他乘法‑累加器执行流水线的乘法‑累加器电路系统并行地执行多个乘法和累加操作来处理与其关联的图像数据集合，从而生成输出数据。每个图像数据集合包括与从其生成的输出数据关联的图像的所有。
- 二进制数据处理方法及其装置、介质和系统-201910114581.4
- 孙锦鸿;卢帆 - 安谋科技（中国）有限公司
- 2019-02-14 - 2021-06-25 - G06F7/38
- 本申请涉及数据处理领域，公开了一种二进制数据处理方法及其装置、介质和系统。本申请中的二进制数据处理方法包括：将多个预测结果值进行分组；根据与每组预测结果值中的最小预测结果值对应的二进制数据的数据位上的数值，从每组预测结果值中选择一个预测结果值，以得到多个所选预测结果值；如果多个所选预测结果值中的最小所选预测结果值属于0～(N/2‑1)，则确定最小所选预测结果值为实际结果值。
- 量化逻辑之多进制及十进制运算的组成和运算方法-201911146943.4
- 胡五生 - 胡五生
- 2019-11-12 - 2021-05-28 - G06F7/38
- 一种信息的处理运算方法由下列方法组成，把获取的自然模拟信息通过量化器量化成各种不同进位制的空间信息，把含有进位制的空间信息输入至分布式运算器，经分布式运算器运算后的新的空间信息，通过另一种幅权量化器进行幅权量化，转变成模拟信息输出。
- 一种数据处理方法、装置、硬件装置、存储介质及芯片-201810623990.2
- 鲁勇;潘文宗 - 北京探境科技有限公司
- 2018-06-15 - 2021-05-25 - G06F7/38
- 本发明公开了一种数据处理方法、装置、硬件装置、存储介质及芯片，该方法包括：通过获取N个待处理数据，其中，N大于等于2，依次针对每个位置，判断所述N个待处理数据中的该位置上的数据是否均有效，若判断出所述N个待处理数据中的该位置上的数据均有效，则将所述N个待处理数据中的该位置上的数据保存在第二预设存储位置中，将保存在所述第二预设存储位置中的数据，进行预设数据运算，并将运算结果保存在所述第一预设存储位置，若判断出所述N个待处理数据中的该位置上的数据不均有效，则将所述N个待处理数据中的该位置上的数据保存在第一预设存储位置中，减少了计算的数据量，提高了计算效率。
- 基于FPGA的相控阵雷达移相器方法-201811441419.5
- 赖成祥 - 成都锐芯盛通电子科技有限公司
- 2018-11-29 - 2021-03-19 - G06F7/38
- 本发明公开了基于FPGA的相控阵雷达移相器算法，主要解决现有技术中存在的现有移相器算法补正繁琐且反应速度慢的问题。该算法包括如下步骤：上位机下发数据、接收数据并解析、三角函数查表、X坐标查表、数字移相器移相码计算、补偿相位地址计算、得出实际相位。通过上述方案，本发明达到了算法简单，提高了反应速度，同时由于不需要对额外的数据进行处理，大大提升了性能的目的，具有很高的实用价值和推广价值。
- 一种整数取模运算方法、装置及终端设备-202011359605.1
- 刘君 - OPPO广东移动通信有限公司
- 2020-11-27 - 2021-02-12 - G06F7/38
- 本发明实施例公开了一种整数取模运算方法、装置及存储介质，应用于计算机技术领域，可以解决现有技术中运算设备硬件计算效率较低的问题。该方法包括：将二进制形式的整数b表示为目标形式，目标形式包括：2
- MOS管阵列式多值位权全与控制器-201910155960.8
- 胡五生 - 胡五生
- 2019-02-22 - 2020-09-01 - G06F7/38
- 一种MOS管阵列式多值位权全与控制器由两部分组成，逻辑运算部和分形控制部；所述的逻辑运算部承担输入信息的全部逻辑运算；所述的分形控制部承担输出隔离和指令分配；所述的逻辑运算部和分形控制部是用专利申请201711119713.x“量化逻辑之多进制算术运算器赋意分形集成单元电路”的逻辑运算MOS管和分形隔离二极管连接组成；所述的MOS管阵列式多值位权全与控制器随使用的进位制不同，其组成规模也不同，二进制有两路位权输入四组指令分形隔离输出，三进制有两路位权输入九组指令分形隔离输出，四进制有两路位权输入十六组指令分形隔离输出，五进制有两路位权输入二十五组指令分形隔离输出，六进制有两路位权输入三十六组指令分形隔离输出。
- MOS管输出编辑传输型多进制及十进制位权加法器-201910349021.7
- 胡五生 - 胡五生
- 2019-04-19 - 2020-09-01 - G06F7/38
- 一种由MOS管组成的MOS管输出编辑传输型多进制及十进制位权加法器，由不同形式的多值加法模块组成，所述的多值加法模块有输出本位等于0模块、等于1模块、等于2模块……等于N模块，所述的模块是由不同方式连接的运算单元组合连接构成，所述的单元用专利申请201711119713.x的权利要求3所述电路做为单元排列组合而成；把各单元根据进位制的选择、和两输入加数相加后，其“和”值的个位相同的单元排列在一起，组成不同规模的运算模块，模块中各单元的栅极组成一组位权数据的输入，模块中各单元的漏极组成一组位权数据的输入，把单元中各分形输出进位1输出连接在一起作为模块进位输出。
- 高吞吐量处理器-201880054668.0
- 罗伯特·D·卡蒂勒;丹尼尔·罗伊格;吉娜娜山姆加姆·埃卢马莱 - ICAT有限责任公司
- 2018-06-22 - 2020-04-10 - G06F7/38
- 算法匹配流水线编译器和可重复使用的算法流水线核包括高吞吐量处理器系统。可重复使用的算法流水线核是具有流水线结构的可重新配置的处理核，该流水线结构包括：具有用于对如由设置数据确定的多个操作中的任一者进行编程的设置接口的处理器、用于对查找表进行编程的逻辑决策处理器、循环计数器和常量寄存器、以及存储器块。这可以用来执行多个功能。一种可重新配置的可编程的电路将数据和结果从一个核路由到另一个核和/或10控制器和/或中断发生器，如在算法的处理期间完成算法所需要的那样，而无需来自中央或外围处理器的进一步干预。
- 量化逻辑之多进制幅权移位控制器-201711118734.X
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多进制幅权移位控制器是由位权量化器W，模拟开关TG，多值寄存器C1，C2....Cn，和一些相关的普通逻辑电路组成，所述的多值寄存器C1，C2....Cn，构成移位多值寄存器，所述的TG电路和位权量化器W组合编码构成多位多路分配器电路，每位多路分配器按移位需求设置成相同分配路数N，所述的多位多路分配器是由一个位权量化器W和M组TG及相关电路组成，M是需要移位的幅权输入总位数，把M组N路分配器进行同步编码控制，即每一组的相同编号的TG控制输入端连接在一起再接到位权量化器的同编号输出端，使的各组的相同分路编号的TG控制输入同步运行，各TG输出亦按分路编号同步运行。
- 量化逻辑之多值多路选择控制器-201711118735.4
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多值多路选择控制器是由位权量化器，模拟开关组成，所述的位权量化器做为核心控制单元，位权量化器的输入端连接在一个模拟开关的输出上，选择控制输入连接在模拟开关的输入端上，该模拟开关的控制来自于与非门，与非门的输入端分别接时钟和控制启动信号，位权量化器的位权输出连端接到至少由一个模拟开关组成的开关组的控制端G，被控信息连接在各模拟开关组的TG输入端，TG的输出各端连接在一起做为本电路多路选择输出端。
- 量化逻辑之多值映射控制器-201711119696.X
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多值映射控制器是用一个位权量化器和相关控制逻辑组件构成，所述的位权量化器可以是二值位权量化器、三值位权量化器、四值位权量化器、五值位权量化器、六值位权量化器、七值位权量化器、八值位权量化器、九值位权量化器、十值位权量化器，所述的位权量化器的输入端直接和模拟信息或幅权信息源连接，位权量化器的位权输出各端直接驱动通用逻辑器件进行数据映射、规则映射、信息映射、物像映射，实现跨域信息链接。
- 量化逻辑之多值地址控制器-201711119698.9
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之幅权地址控制器是由位权量化器，标记生成电路，模拟开关及控制组件组成，一位幅权地址控制器由两个位权量化器，两个模拟开关及其控制组件构成，所述的位权量化器有二值，三值，四值，五值，六值，七值，八值，九值，十值及N值，依照存储阵列规模选择，用一个位权量化器的位权输出线做位地址行线，用另一个位权量化器的位权输出线作为地址列线，即可组成N*N地址阵列，把两个位权量化器的幅权输入端分别与两个模拟开关的模拟输出端连接，模拟开关的模拟输入端为地址控制器的幅权寻址指令输入，模拟开关的逻辑控制经二值与逻辑电路插入时钟控制，与门的另一端为寻址开始控制。
- 量化逻辑之多值幅权寄存器的读写控制方法-201711119699.3
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多值幅权寄存器的读写控制方法是按照量化逻辑之多值幅权信息的基本特征而设计的读写控制电路，具体实现方法是利用模拟开关TG的逻辑控制端连接控制逻辑信号端实现逻辑控制，利用TG的模拟输入输出端构成模拟信息受控通路，所述的读出模拟开关的输入端连接到多值寄存器的输出端，所述的写入模拟开关的输出端连接到多值寄存器的输入端，所述的读出模拟开关的各逻辑控制端连接到一起并和读出控制与非门的输出连接，所述的写入模拟开关的各逻辑控制端连接到一起并和写入控制与非门的输出端连接。
- 量化逻辑之多进制运算器幅权控制器-201711119700.2
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多进制运算器幅权控制器分为输入控制部分和输出控制部分，输入控制部分由输入钟控TG开关及位权量化器组成，输出部分由阈值损失恢复电路、幅权量化器和输出钟控TG电路组成，输入钟控TG电路的输入端与待运算的两路幅权信息连接，TG的两路输出端分别连接两个位权量化器的幅权输入端，两个位权量化器的位权输出按序号依次和运算器的两组输入位权线连接，运算器的两组位权输出线经阈值损失恢复电路按序号分别和两个幅权量化器的位权输入端对应连接，幅权量化器的两路幅权信息输出，一路是进位输出，一路是本位输出，进位输出和本位输出分别和各自的钟控TG的输入端连接，两个TG的输出做为运算器的幅权输出。
- 量化逻辑之多值幅权总线控制器-201711119712.5
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 幅权总线控制器是由通用指令控制器和总线模拟开关组成，所述的通用指令控制器由位权量化器、标记生成电路和分形隔离输出电路及时钟同步控制组成，用指令控制器的输出驱动模拟开关的逻辑控制端组成的总线控制器，模拟开关控制端是由一组和总线数据等长的模拟开关组构成，各模拟开关组的正逻辑控制端连接在一起作为控制正端，各模拟开关组的负控端连接在一起作为负控端，用通用二值非门组合产生正反控制信息，分形隔离输出编辑成两路一对的控制输出，经二值与逻辑电路插入时钟控制，二值与逻辑电路的输出驱动模拟开关的控制输入端，各组模拟开关的模拟输入端是单组数据输入输出通路，模拟开关组的另一模拟输入输出端按既定序号分别与总线连接。
- 量化逻辑之多进制算术运算器赋意分形集成单元电路-201711119713.X
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑电路是由两部分组成，输入运算部分，输出分形隔离部分，所述的输入运算部分至少为两个输入端子，以便完成逻辑运算，所述的输出部分亦有两个输出端子，两个输出端互相隔离，同时每个输出端子亦有和下一级连接部分的隔离能力，两个输出端是为分形隔离，输出端和下一级连接部分的隔离是为实现单向传输和三态阻断。量化逻辑电路是多进制运算器的实施电路。
- 数据处理方法、装置及相关产品-201811456698.2
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2018-11-30 - 2019-04-05 - G06F7/38
- 本公开涉及数据处理方法、装置及相关产品，所述方法包括：获取待运算数据；在待运算数据中确定定位数位；根据所述定位数位，在所述待运算数据中确定第一目标数位，以及确定在所述待运算数据的转换后数据中，与所述第一目标数位对应的第二目标数位；根据所述待运算数据中所述第一目标数位的数值，确定所述转换后数据中所述第二目标数位的数值；根据所述第二目标数位的数值得到所述转换后数据。根据待运算数据确定定位数位以及第一目标数位，能够使得待运算数据的转换后数据在保持数据精度的前提下，变换数据的位宽，适应不同的运算需求。
- 专利分类
