[发明专利]一种基于外积的矩阵乘法运算处理器、方法及介质在审
| 申请号： | 202310692834.2 | 申请日： | 2023-06-12 |
| 公开（公告）号： | CN116737107A | 公开（公告）日： | 2023-09-12 |
| 发明（设计）人： | 李晗;梁晓峣;景乃锋;刘子钊;李钢 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | G06F7/53 | 分类号： | G06F7/53;G06F9/30;G06N3/063;G06T1/40 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 庞红芳 |
| 地址： | 200240 *** | 国省代码： | 上海;31 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本申请提供一种基于外积的矩阵乘法运算处理器、方法及介质，应用于GPGPU中，所述处理器包括：寄存器堆、矩阵缓存器和计算单元；所述寄存器堆用于存储不同数据类型的待处理矩阵；所述矩阵缓存器用于按照预设排布方式缓存各所述待处理矩阵；所述计算单元用于对不同数据类型的各所述待处理矩阵进行外积运算和累加运算，以获取目标矩阵，并将所述目标矩阵写回至所述矩阵缓存器中。本申请所述的基于外积的矩阵乘法运算处理器针对神经网络计算中常采用的低精度运算方式，提出了通用的设计方案，可以支持不同精度和对应的大小的矩阵乘法运算操作，同时在计算核心中增加片上存储以及计算单元，来提升运算的效率。 | ||
| 搜索关键词： | 一种 基于 矩阵 乘法 运算 处理器 方法 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310692834.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于外积的矩阵乘法运算处理器、方法及介质-202310692834.2
- 李晗;梁晓峣;景乃锋;刘子钊;李钢 - 上海交通大学
- 2023-06-12 - 2023-09-12 - G06F7/53
- 本申请提供一种基于外积的矩阵乘法运算处理器、方法及介质，应用于GPGPU中，所述处理器包括：寄存器堆、矩阵缓存器和计算单元；所述寄存器堆用于存储不同数据类型的待处理矩阵；所述矩阵缓存器用于按照预设排布方式缓存各所述待处理矩阵；所述计算单元用于对不同数据类型的各所述待处理矩阵进行外积运算和累加运算，以获取目标矩阵，并将所述目标矩阵写回至所述矩阵缓存器中。本申请所述的基于外积的矩阵乘法运算处理器针对神经网络计算中常采用的低精度运算方式，提出了通用的设计方案，可以支持不同精度和对应的大小的矩阵乘法运算操作，同时在计算核心中增加片上存储以及计算单元，来提升运算的效率。
- 一种环上多项式乘法在GPU上的实现方法-202310266195.3
- 赵新颖;王保仓;赵臻 - 西安电子科技大学
- 2023-03-17 - 2023-07-11 - G06F7/53
- 本发明涉及一种环上多项式乘法在GPU上的实现方法，使用GPU优化KNTT算法，将GPU线程模型中的线程块与KNTT算法中拆分出的低次多项式一一对应，使得每个线程块负责一个低次多项式的NTT并行运算。同时调度GPU中的多个线程块完成低次多项式之间的并行处理，提高了KNTT算法在GPU上的实现效率。并且由于NTT算法的GPU版本在实现过程中使用到了共享内存进行读写的效率优化，当多项式次数较大时，硬件限制下的块内线程无法有效的分配数据进行处理，导致后续结果出错或效率降低，使用KNTT算法的GPU版本实现可以最大程度上解决这个问题。
- 一种基于FPGA的浮点数并行化乘法运算方法-202310150953.5
- 李京瑞;柏济舟;缪杰豪;黄冰彬;鲍开轩;许威 - 东南大学
- 2023-02-22 - 2023-04-28 - G06F7/53
- 本发明公开了一种基于FPGA的浮点数并行化乘法运算方法，包括如下步骤：基于IEEE754不同精度下的表示，设计一种可以分块的低精度存储方式，其中包括指数块与浮动块的设计；然后设计任意可变位数的浮动块定点加法，通过乘法池的方式实现可变位数的浮动块定点乘法；接着利用FPGA，通过异或运算与定点加法，得到被乘数和乘数之间符号位与指数位的乘法计算结果，通过定点乘法，得到被乘数和乘数尾数位的乘法计算结果；最后将所得的乘法计算结果规格化。本发明能够有效的应用于存内计算当中，随着分块数量增多，可以显著降低数据的计算时延，并且可变的精度可以提升计算的灵活度。
- 基于格密码的高效轻量级NTT乘法器电路-202211314958.9
- 刘伟强;徐天宇;崔益军;倪子颖;俞世超;刘冬生;王成华 - 南京航空航天大学
- 2022-10-26 - 2023-03-07 - G06F7/53
- 本发明公开了基于格密码的高效轻量级NTT乘法器电路，包括NTT控制单元、双端口RAM、两个并行的NTT蝶形计算单元；其中，NTT蝶形计算单元模式可切换，NTT控制单元与双端口RAM连接，双端口RAM分别与两个并行的NTT蝶形计算单元连接；数据通过双端口RAM输入到NTT蝶形计算单元中，通过NTT控制单元的模式控制信号来选择不同的NTT蝶形计算单元模式，NTT蝶形计算单元处理数据并通过巴雷特约减单元将计算得到的乘法结果约减后，按照NTT算法特有的顺序写回双端口RAM中。减少了计算复杂度和硬件资源消耗，并提高了模乘单元运算的速度。
- 计数器的设计方法、装置及计数器-202010819965.9
- 李树国;张湿齐 - 清华大学
- 2020-08-14 - 2022-11-11 - G06F7/53
- 本发明公开了一种计数器的设计方法、装置及计数器，其中，设计方法包括：设定多个输入信号，对多个输入信号进行分组；设定多个中间变量，根据每个变量的定义及分组后的多个输入信号的值建立多个中间变量的逻辑表达式；根据多个中间变量的逻辑表达式间的关系设定两个进位信号，并建立两个进位信号的逻辑表达式；根据预设权值及两个进位信号设定多个输出信号，并建立四个输出信号的逻辑表达式；根据输入信号、多个中间变量的逻辑表达式、两个进位信号的逻辑表达式和输出信号的逻辑表达式构建计数器电路。该设计方法设计的计数器可应用于大数乘法器设计的部分积阵列处理中，可应用于乘法器的快速实现，提高乘法器的性能。
- 一种累加器缓冲的数据累加卸载的控制结构及方法-202210966617.3
- 陈庆强;张清波;王谛;石嵩;于齐 - 无锡江南计算技术研究所
- 2022-08-12 - 2022-11-01 - G06F7/53
- 本发明涉及累加器缓冲技术领域，具体为一种累加器缓冲的数据累加卸载的控制结构及方法。一种累加器缓冲的数据累加卸载的控制结构，包括累加器缓冲控制逻辑，包括用于生成累加结果缓存信号的第一控制逻辑单元和用于生成累加结果卸载信号的第二控制逻辑单元；缓冲模块，包括控制寄存器，与所述累加器缓冲控制逻辑电性连接，用于接收并暂存所述累加结果缓存信号和累加结果卸载信号。本发明缓冲模块可以通过第一缓冲对累加结果进行缓存，同时可以对第二缓冲中已缓存的累加结果进行卸载，当一轮累加结果缓存结束后，缓冲模块可直接进入下一轮累加结果的缓存，省去了现有技术中等待累加结果卸载的时间，进而有效提高了累加器缓冲的工作效率。
- 一种累加器缓冲的数据累加卸载系统及方法-202210966710.4
- 吴铁彬;唐勇;周玉瀚;谭弘兵;陈正博;郝子宇 - 无锡江南计算技术研究所
- 2022-08-12 - 2022-11-01 - G06F7/53
- 本发明涉及累加器缓冲技术领域，具体为一种累加器缓冲的数据累加卸载系统及方法。一种累加器缓冲的数据累加卸载系统，包括一累加器缓冲控制逻辑和多个累加器缓冲模块；每一所述累加器缓冲模块均包括一控制寄存器，与所述累加器缓冲控制逻辑电性连接，用于接收并暂存所述累加器缓冲控制逻辑发出的控制信号；一数据累加卸载子模块，与所述控制寄存器电性连接，包括缓冲本体，用于按缓冲条目先后顺序缓存累加结果；结果处理单元，与所述缓冲本体电性连接。本发明的实施例中，累加器缓冲模块能够一边通过缓冲本体对累加结果进行缓存，一边通过结果处理单元对缓冲本体中已缓存的累加结果进行卸载，有效提高了累加器缓冲的工作效率。
- 一种累加器缓冲结构及其数据累加卸载方法-202210966726.5
- 吴铁彬;王谛;唐勇;谭弘兵;王吉军;郝子宇 - 无锡江南计算技术研究所
- 2022-08-12 - 2022-11-01 - G06F7/53
- 本发明涉及累加器缓冲技术领域，具体为一种累加器缓冲结构及其数据累加卸载方法。一种累加器缓冲结构，包括一累加器缓冲控制逻辑；以及多个累加器缓冲模块，每一所述累加器缓冲模块均包括双缓冲单元，包括第一缓冲和第二缓冲，当所述第一缓冲处于第一工作模式时，所述第二缓冲处于第二工作模式；当所述第一缓冲处于第二工作模式时，所述第二缓冲处于第一工作模式；其中，所述第一工作模式为对累加结果进行缓存。本发明的实施例中，累加器缓冲模块可以通过第一缓冲对累加结果进行缓存，同时可以对第二缓冲中已缓存的累加结果进行卸载，省去了现有技术中等待累加结果卸载的时间，进而有效提高了累加器缓冲的工作效率。
- 用于实现基4 Booth乘法器的32位加法器及其实现方法、运算电路及芯片-202210402303.0
- 不公告发明人 - 北京源启先进微电子有限公司
- 2022-04-18 - 2022-07-29 - G06F7/53
- 本申请实施例提供了一种用于实现基4Booth乘法器的32位加法器及其实现方法、运算电路和芯片，该加法器包括：用于确定8组带有基4Booth乘法进位权重的16比特的部分积在第0‑31个比特位上对应的比特位，并对第0‑31个比特位上的部分积分别进行压缩，输出32比特的2组数据；带进位链的进位加法器，包括：N个进位模块，每个进位模块对应32比特的2组数据的多个比特位，每个进位模块的预处理单元，用于对对应的32比特的2组数据中的多个比特位进行预处理；进位计算单元，用于生成第n个进位模块对应的每个比特位的进位输出和第n个进位模块的级间进位参数；求和模块与N个进位模块电连接，以用于将32比特的2组数据进行处理以及得到对应的求和结果。
- 一种基于分离栅闪存晶体管的多输入计算单元及其计算方法-202210526306.5
- 蔡一茂;鲍霖;王宗巍;杨韵帆;黄如 - 北京大学
- 2022-05-16 - 2022-07-26 - G06F7/53
- 本发明公布了一种基于分离栅闪存晶体管的多输入计算单元及其计算方法，属于集成电路技术领域。本发明基于单个分离栅闪存晶体管实现存储变量与三个输入变量的多元素乘法，再基于互补器件阵列实现网络核心算法的映射。相比于利用神经元激活电路实现非线性变换的传统神经网络硬件，本发明利用器件的本征非线性实现非线性变换，有效降低了设计复杂性，优化了系统外围电路的面积和功耗。此外，本发明利用成熟存储器结构实现了复杂的矩阵‑向量运算，对高性能人工智能计算系统的设计具有重要意义。
- 多位选择器及运算电路及芯片-202220895098.1
- 不公告发明人 - 北京源启先进微电子有限公司
- 2022-04-18 - 2022-07-22 - G06F7/53
- 本申请实施例提供了一种多位选择器及运算电路及芯片，其特征在于，包括置零模块，用于输出用于使部分积为零的第一选择结果，所述部分积用于表征乘数的第i+1个比特位、第i个比特位和第i‑1个比特位与被乘数基于基4Booth乘法的乘积；第一反向传输选择门模块，用于输出用于使部分积为被乘数乘自身的第二选择结果；第一同向传输选择门模块，用于输出用于使部分积为被乘数乘‑1的第三选择结果；第二反向传输选择门模块，用于输出用于使部分积为被乘数乘2的第四选择结果；第二同向传输选择门模块，用于输出用于使部分积为被乘数乘‑2的第五选择结果；置零模块、第一反向传输选择门模块、第一同向传输选择门模块、第二反向传输选择门模块以及第二同向传输选择门模块通过同一线连接后与第一反相器连接。
- 选择控制器及运算电路及芯片-202220895099.6
- 不公告发明人 - 北京源启先进微电子有限公司
- 2022-04-18 - 2022-07-22 - G06F7/53
- 本实用新型提供了一种选择控制器及运算电路和芯片，其特征在于，包括置0选择控制模块，用于输出置零选通控制信号；正1倍选择控制模块，输出用于表征部分积为被乘数乘以正1的正1倍选通控制信号；负1倍选择控制模块，输出用于表征部分积为被乘数乘以负1的负1倍选通控制信号；正2倍选择控制模块，输出用于表征部分积为被乘数乘以正2的正2倍选通控制信号；负2倍选择控制模块，输出用于表征部分积为被乘数乘以负2的负2倍选通控制信号；符号位选择控制模块，输出用于表征部分积为被乘数乘以负数倍的符号位选通控制信号。
- 用于实现基4 Booth乘法器的64位加法器及其实现方法、运算电路及芯片-202210402682.3
- 不公告发明人 - 北京源启先进微电子有限公司
- 2022-04-18 - 2022-07-15 - G06F7/53
- 本申请实施例提供了一种用于实现基4Booth乘法器的64位加法器及其实现方法、运算电路和芯片，该加法器包括：用于确定16组带有基4Booth乘法进位权重的32比特的部分积在第0‑63个比特位上对应的比特位，并对第0‑63个比特位上的部分积分别进行压缩，输出64比特的2组数据；带进位链的进位加法器，包括：N个进位模块，每个进位模块对应64比特的2组数据的多个比特位，每个进位模块的预处理单元，用于对对应的64比特的2组数据中的多个比特位进行预处理；进位计算单元，用于生成第n个进位模块对应的每个比特位的进位输出和第n个进位模块的级间进位参数；求和模块与N个进位模块电连接，以用于将64比特的2组数据进行处理以及得到对应的求和结果。
- 用于实现基4 Booth乘法器的多位选择器及其实现方法、运算电路及芯片-202210402683.8
- 不公告发明人 - 北京源启先进微电子有限公司
- 2022-04-18 - 2022-07-15 - G06F7/53
- 本申请实施例提供了一种多位选择器及其实现方法，该多位选择器包括置零模块，用于输出用于使部分积为零的第一选择结果；第一反向传输选择门模块，用于输出用于使部分积为被乘数乘自身的第二选择结果；第一同向传输选择门模块，用于输出用于使部分积为被乘数乘‑1的第三选择结果；第二反向传输选择门模块，用于输出用于使部分积为被乘数乘2的第四选择结果；第二同向传输选择门模块，用于输出用于使部分积为被乘数乘‑2的第五选择结果；置零模块、第一反向传输选择门模块、第一同向传输选择门模块、第二反向传输选择门模块以及第二同向传输选择门模块通过同一线连接后与第一反相器连接，反相器的输出端作为所述多位选择器的输出端。
- 用于实现基4 Booth乘法器的选择控制器及其实现方法、运算电路及芯片-202210402702.7
- 不公告发明人 - 北京源启先进微电子有限公司
- 2022-04-18 - 2022-07-15 - G06F7/53
- 本申请实施例提供了一种用于实现基4Booth乘法器的选择控制器及其实现方法、运算电路和芯片，该选择控制器包括置0选择控制模块，用于输出置零选通控制信号；正1倍选择控制模块，输出用于表征部分积为被乘数乘以正1的正1倍选通控制信号；负1倍选择控制模块，输出用于表征部分积为被乘数乘以负1的负1倍选通控制信号；正2倍选择控制模块，输出用于表征部分积为被乘数乘以正2的正2倍选通控制信号；负2倍选择控制模块，输出用于表征部分积为被乘数乘以负2的负2倍选通控制信号；符号位选择控制模块，输出用于表征部分积为被乘数乘以负数倍的符号位选通控制信号。
- 基4 Booth乘法器及其实现方法、运算电路及芯片-202210402706.5
- 不公告发明人 - 北京源启先进微电子有限公司
- 2022-04-18 - 2022-07-15 - G06F7/53
- 本申请实施例提供了一种基4Booth乘法器及其实现方法、运算电路和芯片，该乘法器包括：选择控制器，输出置零选通控制信号、正1倍选通控制信号、负1倍选通控制信号、正2倍选通控制信号、负2倍选通控制信号以及符号位选通控制信号中的任一种；多位选择器，用于输出第一选择结果、第二选择结果、第三选择结果、第四选择结果、第五选择结果；以及，多路进位保存加法器，用于确定N/2组带有基4Booth乘法进位权重的N比特的部分积在第0个比特位至第(2N‑1)个比特位上对应的比特位，并对第0个比特位至第(2N‑1)个比特位上的部分积分别进行压缩，输出2N比特的2组数据；带进位链的进位加法器，用于将所述2N比特的2组数据进行相加求和。
- 带符号多字乘法器-202080059303.4
- R.波普 - 谷歌有限责任公司
- 2020-08-20 - 2022-04-12 - G06F7/53
- 用于被配置为带符号多字乘法器的硬件电路的方法、系统和装置，包括编码在计算机存储介质上的计算机程序。所述电路包括接收输入的处理电路，每个输入具有相应位宽。处理电路能够基于具有超过硬件电路的固定位宽的位宽的第一输入，将至少一个输入表示为带符号多字输入。所述电路包括带符号乘法器，每个带符号乘法器被配置为将带符号输入相乘。每个带符号乘法器包括乘法电路，所述乘法电路被配置为：接收带符号多字输入；接收带符号第二输入；以及响应于带符号多字输入与带符号第二输入相乘生成带符号输出。
- 一种用于量化卷积神经网络的可配置近似乘法器及其实现方法-201910987899.3
- 卓成;郭楚亮;张力 - 浙江大学
- 2019-10-17 - 2021-11-30 - G06F7/53
- 本发明公开了一种用于量化卷积神经网络的可配置近似乘法器及其实现方法，该可配置近似乘法器包括符号扩展模块、子乘法器模块和近似加法器；符号扩展模块将长位宽有符号定点数乘法拆分为两个短位宽有符号定点数乘法；子乘法器模块包括若干子乘法器，每个子乘法器仅接收一个来自符号扩展模块输出的有符号定点数，结合另一个输入完成一次有符号定点数乘法；近似加法器将子乘法器模块输出的结果进行合并，得到长位宽有符号定点数乘法的最终结果。本发明针对两输入比特位长不相等的有符号定点数乘法运算，有明显的速度和能效提升；在具有大量乘法运算的量化卷积神经网络中，其优势将得到最大程度的体现。
- 一种近似2比特乘法器和大规模乘法器-202110849703.1
- 刘伟强;哈伦·瓦里斯;徐宸宇;王成华 - 南京航空航天大学
- 2021-07-27 - 2021-11-16 - G06F7/53
- 本发明公开了一种近似2比特乘法器和大规模乘法器，将大规模乘法器模块化，由多个小规模乘法器构成，其中的小规模乘法器又可以进一步由2比特乘法器构成，并且每一部分的计算都是并行处理，从而提高乘法器速度。通过引入近似2比特乘法器，可以进一步降低乘法器面积和功耗，相比于精确乘法器，在第二输出端和第三输出端分别降低了41％和71％的硬件复杂度，在第四输出端能够达到100％的节省。
- 一种LAC中稀疏多项式乘法加速器的FPGA实现方法-202110520678.2
- 刘哲;张吉鹏 - 南京航空航天大学
- 2021-05-13 - 2021-08-13 - G06F7/53
- 本发明公开了一种LAC中稀疏多项式乘法加速器的FPGA实现方法，自底向上包括4个层次：并行设计层、模约简层、流水线设计层以及可伸缩架构设计层，并行设计层采用内外层循环双并行的技术以实现更高效的并行设计架构；模约简层基于格基密码LAC方案模数251的数学特征，设计了新的硬件友好型模约简算法；流水线设计层对流水线进行更细致的划分以提高加速器运行频率；可伸缩架构设计层采用参数p来控制加速器的并行度以实现可伸缩的加速器架构设计，p越大所使用的硬件资源越多、并行度越高，同理p越小所使用的硬件资源越少、并行度越低。本发明的一种LAC中稀疏多项式乘法加速器的FPGA实现方法并行度更高、工作频率更高、不同场景中的适用性更强。
- 一种基于RRAM的乘法器及其操作方法-201910436604.3
- 朱晓雷;周旋;陈冰;赵毅 - 浙江大学
- 2019-05-23 - 2021-07-02 - G06F7/53
- 本发明公开了一种基于RRAM的乘法器及其操作方法。基于RRAM的乘法器包括：RRAM阵列、放大器、RS触发器阵列和加法器模块。1)将所有BL线置‑1V，所有WL线置1V，持续1ns，将被乘数和乘数分别加在BL[7:0]、WL[7:0]线上，某一位乘数和某一位被乘数的积为中间结果，被写入RRAM阵列中；分别置读电压于RRAM阵列中的每列RRAM上，读出的RRAM内存储的中间结果经过放大器放大后被存入RS触发器阵列中；RS触发器阵列的输出作为加法器的输入，经过N个读周期后，加法器计算出乘法的最终结果；其中N为RRAM阵列的列数。本发明所提出的乘法器，基于阻性非易失新型存储器RRAM，具有功耗、时间表现较好的特点，并扩展了新型存储器件RRAM在基础电路中的应用范围。
- 算术设备、算术设备的操作方法和神经网络处理器-202011237219.5
- 宋陈煜;金大卿;朴峻奭;宋准镐;李世焕;张准祐;赵胤校 - 三星电子株式会社
- 2020-11-09 - 2021-06-08 - G06F7/53
- 公开了一种算术设备、算术设备的操作方法和神经网络处理器。所述算术设备包括：第一操作数保持电路，被配置为：根据时钟信号输出第一操作数，基于包括第一操作数的最高有效位的高阶位数据的位值生成指示信号，并且基于指示信号对时钟信号进行门控，时钟信号被施加到对第一操作数的高阶位数据进行锁存的锁存器；第二操作数保持电路，被配置为：根据时钟信号输出第二操作数；以及计算电路，被配置为：基于指示信号对第一操作数的高阶位数据执行数据门控，并通过使用第二操作数和由数据门控产生的修改的第一操作数执行运算来输出运算结果。
- 一种使用单个DSP单元并行计算6个4Bit和3Bit整形数据乘法运算方法-202110071298.5
- 包振山;詹康;张文博 - 北京工业大学
- 2021-01-20 - 2021-05-11 - G06F7/53
- 本发明提供了一种使用单个DSP单元并行计算6个4Bit和3Bit整形数据乘法运算方法，其特点是扩展了FPGA中DSP对低位宽乘法计算的支持，使得一个DSP能够同时计算6个4Bit和3Bit整形数据输入7Bit整形数据输出的乘法运算，充分发挥了低位宽计算优势，大幅度提高计算并行度，减少资源消耗，进而提升计算速度降低功耗。
- 多粒度并行运算乘法器-201711089785.4
- 冯静;刘子君;王东琳;郭阳 - 北京思朗科技有限责任公司
- 2017-11-08 - 2021-02-02 - G06F7/53
- 本发明提供了一种多粒度并行乘法器，其支持粒度包含比特位为32bit的word类型、16bit的short类型或8bit的byte类型的源操作数的并行运算，其包括：乘法部分积生成器、部分积压缩器及加法器；乘法部分积生成器包括：用于对源操作数进行比特位扩展并生成对应的待操作数的比特位扩展单元、用于根据布思编码及待操作数的粒度对待操作数进行编码并生成对应的第一部分积阵列的编码单元、以及用于根据上述粒度将第一部分积阵列进行映射和排序，对映射和排序后的全部粒度的第一部分积阵列取并集以使多粒度并行运算以生成第二部分积阵列的阵列处理单元；部分积压缩器用于对第二部分积阵列进行压缩处理以得到中间部分积；加法器用于对上述中间部分积进行相加以得到最终乘积。
- 一种面向人工神经网络计算的动态精度可配近似乘法器-201710266363.3
- 龚宇;刘波;陈壮;董薇;杨军;时龙兴 - 东南大学
- 2017-04-21 - 2020-10-02 - G06F7/53
- 本发明公开了一种面向人工神经网络的动态精度可配近似乘法器，该动态精度可配近似乘法器在外部控制信号的控制下，根据数据的输入特性可以实现乘法运算的精度动态配置，并给出精确结果的近似结果。该动态精度可配近似乘法器带来的精度损失在可接受的范围内，同时提高了乘法的计算速度，大大降低功耗，满足了人工神经网络的计算需求。
- 一种FPGA中多功能硬件专用乘法器及FPGA芯片-201610083088.7
- 何轲 - 京微雅格（北京）科技有限公司
- 2016-02-06 - 2020-06-30 - G06F7/53
- 本发明涉及一种FPGA中多功能硬件专用乘法器，该乘法器中，前加法器的输入端接收FPGA芯片的第一串并行数据，其输出端与乘法计算单元的输入端相连；乘法计算单元的输出端与后加法器的第一输入端相连；数据选择器的输入端接收FPGA芯片的第一串并行数据，其输出端与后加法器的第二输入端相连；进位控制器的输入端接收FPGA芯片的第一串并行数据，其输出端与后加法器的第三输入端相连；后加法器一个输出端输出第二串并行数据，其另一个输出端与数据匹配比较器的一个输入端相连；数据匹配比较器的另一个输入端接收FPGA芯片的第一串并行数据。本发明的乘法器能够实现高速、高性能的乘法运算，实现滤波器设计、数据比较，尤其是大位宽数据的乘法和比较的功能。
- 向量与矩阵的FPGA并行快速乘法器模块-201921019111.1
- 杨旭辉;祁昌禹;马芳兰;徐武德;张红霞;马宏伟;杨国辉;巩学芳;郑礴;韩根亮 - 甘肃省科学院传感技术研究所
- 2019-07-02 - 2020-06-16 - G06F7/53
- 提供一种向量与矩阵的FPGA并行快速乘法器模块，消除了现有方法计算时需要重复寻址的问题，有效减少了访存次数和访存时间，提高了计算速度，实现了向量与矩阵的并行乘法运算，并提供该向量与矩阵乘法器的实现方法。本实用新型的技术方案：结构如下：该结构由n+1个FIFO队列结构存储器、n个乘法器、n个累加器、n个缓存器和n个控制器组成。每个存储器均有1个输入端口，1个输出端口；每个乘法器均有2个输入端口，1个输出端口；每个累加器均有2个输入端口，1个输出端口；每个缓存器均有1个输入端口，1个输出端口；每个控制器均有1个输入端口，2个输出端口。
- 乘法器、数据处理方法、芯片及电子设备-201910819013.4
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-10-22 - G06F7/53
- 本申请提供一种乘法器、数据处理方法、芯片及电子设备，所述乘法器包括：判断电路，数据扩展电路、正则有符号数编码电路以及压缩电路，判断电路的输出端与数据扩展电路的输入端连接，判断电路的输出端与正则有符号数编码电路的第一输入端连接，数据扩展电路的输出端与正则有符号数编码电路的第二输入端连接，正则有符号数编码电路的输出端与压缩电路的输入端连接，该乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。
- 结构量计算机的MSD乘法计算的方法-201710007021.X
- 王先超;张冕;高珊;韩波;赵佳;柏春松 - 阜阳师范学院
- 2017-01-05 - 2019-03-15 - G06F7/53
- 结构量计算机的MSD乘法计算的方法，涉及计算机精密计算技术领域，其特征在于：包括以下步骤，表示数据、并行加速算法、不对称光路结构改良M变换、构造例程专用的结构量处理器、MSD乘法例程的实施。本发明方法合理、操作方便、计算精准。
- 一种基于忆阻器RRAM的乘法器-201811215417.4
- 张锋;李云;高琪;霍强 - 中国科学院微电子研究所
- 2018-10-18 - 2019-03-08 - G06F7/53
- 本发明提供了一种基于忆阻器RRAM的乘法器，本发明基于原有的加法器给出了表决器逻辑的乘法器，采用华莱士树的结构进行运算，将乘法操作转变为对应的加法操作，并且利用华莱士树结构可以在较短的时间将多个n‑bit数相加规约到2个n‑bit数相加的特点，并且每一次的全加操作对于利用表决器逻辑而言是可以同时进行的。本发明提高了整体的运行速度，降低了器件的面积。
- 专利分类
