[发明专利]一种阻变式存储器在审
| 申请号： | 202310899900.3 | 申请日： | 2023-07-20 |
| 公开（公告）号： | CN116940126A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 康赐俊;沈鼎瀛;邱泰玮;李武新;严锦懋;陈安乔;程恩萍 | 申请（专利权）人： | 厦门半导体工业技术研发有限公司 |
| 主分类号： | H10B63/00 | 分类号： | H10B63/00 |
| 代理公司： | 北京乐知新创知识产权代理事务所(普通合伙) 11734 | 代理人： | 王曌寅 |
| 地址： | 361024 福建省厦门市火炬高新区*** | 国省代码： | 福建;35 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本公开提供一种阻变式存储器，包括：沿垂直方向由下而上依次层叠设置的底电极、阻变层和顶电极组成的阻变结构；全包覆所述阻变结构侧壁的保护层；包覆所述保护层侧壁的外围电极，所述外围电极用于在水平方向上向所述阻变层施加电场；与所述外围电极连接的金属导线；所述顶电极、底电极和所述外围电极分别连接不同的金属导线。通过单独控制外围电极，可向阻变层施加水平方向的电场，使得导电细丝的位置可控，防止了氧空位、氧离子在水平方向的散射，提升了器件的耐久性。 | ||
| 搜索关键词： | 一种 阻变式 存储器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门半导体工业技术研发有限公司，未经厦门半导体工业技术研发有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310899900.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 阻变存储器及其制备方法-202210376240.6
- 马强 - 芯恩（青岛）集成电路有限公司
- 2022-04-11 - 2023-10-27 - H10B63/00
- 本发明提供一种阻变存储器及其制备方法，该存储器包括：晶体管，包括第一极区、第二极区及栅电极，栅电极横向位于第一极区及第二极区之间；金属硅化物层，分别形成于第一极区、第二极区及栅电极表面；阻变材料层，形成于第二极区表面的金属硅化物层表面；层间电介质层，形成于晶体管、阻变材料层及金属硅化物层的表面；贯穿层间电介质层的金属互连柱，分别与金属硅化物层及阻变材料层连接；源极线，通过金属互连柱及金属硅化物层与第一极区电连接；字线，通过金属互连柱及金属硅化物层与栅电极电连接；位线，通过金属互连柱与阻变材料层连接。该结构大大提高了阻变存储器单位面积的集成度，减少光刻等多步工艺，降低工艺复杂度及流片成本。
- 一种三维存储器阵列及其制备方法-202310921868.4
- 蔡一茂;孙经纬;王宗巍;鲍盛誉 - 北方集成电路技术创新中心（北京）有限公司;北京大学
- 2023-07-26 - 2023-10-27 - H10B63/00
- 本发明提供了一种三维存储器阵列架构及其制备方法，属于微纳电子学技术领域。本发明提出的三维1T1R阵列中，每条源线SL由串联的一列晶体管组成，对应有一条字线WL连接到这一列晶体管的栅极，控制这一列晶体管的开关状态。本发明阵列工作时，被访问的器件所在一列晶体管开启，其余列的晶体管关闭；器件所在的SL和位线BL施加相应访问或操作电压，非选通的BL和SL电压保持一致，可以访问到阵列中的任意一个器件。相应的，同时选通多条BL或同时选通多条SL来实现并行访问。采用本发明可以将1T1R阵列的存储密度提升到和目前3D‑Nand Flash存储器相当的程度，远超过目前的1T1R阵列密度。
- 电阻式随机存取存储结构及其制造方法-201910874165.4
- 李彦德;王景擁;尤建祥;陈宏生 - 华邦电子股份有限公司
- 2019-09-17 - 2023-10-27 - H10B63/00
- 本发明提供一种电阻式随机存取存储结构及其制造方法，此电阻式随机存取存储结构包括：基板，具有阵列区及周边区；第一低介电常数介电层，位于周边区，且其介电常数小于3；多个存储单元，位于基板上且位于阵列区；间隙填充介电层，位于阵列区，间隙填充介电层覆盖存储单元且填入相邻的存储单元之间；多个第一导电插塞，位于间隙填充介电层中，第一导电插塞的每一者与存储单元之中的一者接触；虚设存储单元，位于阵列区与周边区的交界处，虚设存储单元并未与第一导电插塞的任一者接触。本发明提供的电阻式随机存取存储结构，能够明显改善产品的良率及可靠度，并且降低工艺的复杂度、生产成本及生产时间。
- 可变电阻式存储装置及其制造方法-202011420881.4
- 矢野胜 - 华邦电子股份有限公司
- 2020-12-08 - 2023-10-27 - H10B63/00
- 本发明提供一种可变电阻式存储装置及其制造方法。本发明的可变电阻式存储器，包含：多个支柱，沿着基板主表面的垂直方向延伸；多个位线，沿着水平方向延伸；以及存储单元，形成于多个支柱与多个位线的交叉处；其中，存储单元包含：栅极绝缘膜，形成于支柱的外围；半导体膜，形成于栅极绝缘膜的外围并提供沟道区域；以及可变电阻元件，形成于半导体膜的外围。可变电阻元件的外围的第一电极区域及与该第一电极区域对向的第二电极区域分别与邻接的一对位线电连接。
- 一种阻变式存储器-202310899900.3
- 康赐俊;沈鼎瀛;邱泰玮;李武新;严锦懋;陈安乔;程恩萍 - 厦门半导体工业技术研发有限公司
- 2023-07-20 - 2023-10-24 - H10B63/00
- 本公开提供一种阻变式存储器，包括：沿垂直方向由下而上依次层叠设置的底电极、阻变层和顶电极组成的阻变结构；全包覆所述阻变结构侧壁的保护层；包覆所述保护层侧壁的外围电极，所述外围电极用于在水平方向上向所述阻变层施加电场；与所述外围电极连接的金属导线；所述顶电极、底电极和所述外围电极分别连接不同的金属导线。通过单独控制外围电极，可向阻变层施加水平方向的电场，使得导电细丝的位置可控，防止了氧空位、氧离子在水平方向的散射，提升了器件的耐久性。
- 存储器件及其制造方法-202310411526.8
- 李镇宇;安东浩;具东建 - 三星电子株式会社
- 2023-04-17 - 2023-10-20 - H10B63/00
- 公开了一种存储器件，包括：在衬底上的栅堆叠，包括沿竖直方向交替堆叠的绝缘层和栅电极，并沿竖直方向限定通孔；以及在通孔中的柱结构，柱结构包括：多个沟道部分，在通孔中面向栅电极并具有环形水平截面；多个导电层，在通孔中面向绝缘层，具有环形水平截面并具有相对于沟道部分的内壁朝向通孔的中心突出的内壁；以及可变电阻材料层，在通孔中沟道部分的内壁和导电层的内壁上，并且可变电阻材料层的第一部分沿竖直方向与导电层重叠。
- 电阻式随机存取存储器及其重置方法-202010431179.1
- 王炳琨;林铭哲;陈侑廷;白昌宗;廖绍憬;刘奇青 - 华邦电子股份有限公司
- 2020-05-20 - 2023-10-17 - H10B63/00
- 本发明提供一种电阻式随机存取存储器包括至少一存储单元。至少一存储单元包括：上电极、下电极、数据存储层、氧吸附层、第一阻障层以及氧供应层。数据存储层配置在上电极与下电极之间。氧吸附层配置在数据存储层与上电极之间。第一阻障层配置在氧吸附层与数据存储层之间。氧供应层配置在氧吸附层与上电极之间以和/或配置在氧吸附层与第一阻障层之间。
- 一种基于氧化锌量子点的多值阻变存储器及其制备方法和应用-201910791592.6
- 李阳;王文晓;陈月辉;岳文静;高嵩 - 济南大学
- 2019-08-26 - 2023-10-17 - H10B63/00
- 本发明涉及阻变存储器技术领域，尤其涉及一种基于氧化锌量子点的多值阻变存储器及其制备方法和应用。所述多值阻变存储器包括：底电极、PMMA层、ZnO QDs层和顶电极；其中，所述PMMA层和ZnO QDs层交替设置后夹在底电极和顶电极之间，且所述ZnO QDs为纳米级颗粒，其分布在PMMA层表面；所述PMMA层的主要作为电荷阻挡层；所述ZnO QDs层的主要作为电子俘获与脱陷中心层。相比于现有的RRAM，本发明的制备方法简单，展现出的低操作电压与无需电激活的特性有利于降低器件的功耗，而且通过调控施加在器件上的限制电流实现了多值存储，制备的器件在高密度低功耗存储中展现出了巨大的应用潜力。
- 三维半导体装置及其制造方法-202010484479.6
- 白昌宗;许琼霖;陈侑廷;林铭哲;刘奇青 - 华邦电子股份有限公司
- 2020-06-01 - 2023-10-17 - H10B63/00
- 本发明提供一种三维半导体装置及其制造方法，所述三维半导体装置包括第一堆叠结构、第一栅介电层、第一半导体层、第一沟道层、第一源极区与第一漏极区及第一可变电阻式随机存取存储器单元。第一堆叠结构位于衬底上，所述第一堆叠结构包括第一绝缘层与第一栅极导体层。第一栅介电层环绕所述第一堆叠结构的侧壁。第一半导体层环绕所述第一栅介电层的侧壁。第一沟道层位于所述第一半导体层中。第一源极区与第一漏极区位于所述第一沟道层两侧的所述第一半导体层中。第一可变电阻式随机存取存储器单元位于所述第一半导体层的第一侧壁上且与所述第一漏极区连接。
- 存储装置-201911388776.4
- 铃木都文 - 铠侠股份有限公司
- 2019-12-30 - 2023-10-13 - H10B63/00
- 本公开涉及存储装置。实施方式的存储装置具备：在第1方向上延伸的第1导电层、在与第1方向交叉的第2方向上延伸的第2导电层、设置在第1导电层与第2导电层之间的第1电阻变化元件以及具有与第2导电层电连接的第1栅电极的第1晶体管。
- 包括被限制在孔内的选择元件图案的半导体存储器件-201811093887.8
- 李钟哲 - 爱思开海力士有限公司
- 2018-09-19 - 2023-10-13 - H10B63/00
- 本发明公开了一种包括被限制在孔内的选择元件图案的半导体存储器件。提供一种具有半导体存储器件的电子设备。该半导体存储器件可以包括：下层间绝缘层，其具有孔；上层间绝缘层，其设置在下层间绝缘层上；以及存储单元叠层，其包括下部元件和上部元件，下部元件被限制在下层间绝缘层的孔内，上部元件被上层间绝缘层包围。下部元件可以包括下电极和设置在下电极上的选择元件图案。上部元件可以包括设置在选择元件图案上的存储器图案以及设置在存储器图案上的上电极。
- 用于RF开关的堆叠的III族氮化物晶体管及制造方法-201680091291.7
- H·W·田;M·拉多萨夫列维奇;S·达斯古普塔 - 英特尔公司
- 2016-12-30 - 2023-10-13 - H10B63/00
- 半导体器件包括设置在衬底上的硅柱，硅柱具有侧壁。III族‑N半导体材料设置在硅柱的侧壁上。III族‑N半导体材料具有侧壁。掺杂源极结构和掺杂漏极结构设置在III族‑N半导体材料上。极化电荷感生层设置在III族‑N半导体材料的在掺杂的漏极结构和掺杂的源极结构之间的侧壁上。栅极电介质层的多个部分设置在III族‑N半导体材料的侧壁上和极化电荷感生层之间。由层间电介质层隔开的多个电阻栅极电极与栅极电介质层的多个部分中的每一个相邻设置。源极金属层设置在掺杂源极结构下方并与之接触。
- 存储装置-202310810904.X
- 吕志超;盖理·贝拉·布朗纳 - 合肥睿科微电子有限公司
- 2017-11-13 - 2023-10-03 - H10B63/00
- 本发明公开一种存储装置。该存储装置包括一底电极；一转换层，由设于所述底电极上方的材料构成，所述转换层包括具有第一浓度的掺杂材料的一个或多个横向区域，其中，所述一个或多个横向区域位于所述转换层的顶部区域和底部区域之间，所述顶部区域和所述底部区域中的每一个均：(i)包括具有低于所述第一浓度的第二浓度的所述掺杂材料；或者(ii)不包括所述掺杂材料；以及一顶电极，设于所述转换层上方。
- 交叉点阵列器件及其制造方法-201811375062.5
- 河泰政 - 爱思开海力士有限公司
- 2018-11-19 - 2023-10-03 - H10B63/00
- 本申请公开了一种交叉点阵列器件及其制造方法。所述交叉点阵列器件包括：衬底；第一导电线，其设置在所述衬底之上并在第一方向上延伸；多个柱结构，其设置在所述第一导电线上，所述柱结构中的每个柱结构包括存储电极；电阻式存储层，其沿所述柱结构的表面设置；阈值切换层，其设置在所述电阻式存储层上；以及第二导电线，其与所述阈值切换层电连接并在不与所述第一导电线平行的第二方向上延伸。
- 存储器以及集成电路装置-202320947861.5
- 吴瑞仁;柯文昇;刘仁杰;张孟凡 - 台湾积体电路制造股份有限公司
- 2023-04-24 - 2023-10-03 - H10B63/00
- 本实用新型提供一种存储器以及集成电路装置，存储器包括：一组字线；一组位线；源极线，具有第一源极线接触件及第二源极线接触件；一组晶体管，串联耦合于所述源极线的所述第一源极线接触件与所述第二源极线接触件之间；以及一组资料存储元件。所述一组晶体管具有耦合至所述一组字线中对应的字线的栅极。所述一组资料存储元件中的每一资料存储元件耦合于所述一组晶体管中对应的一对相邻晶体管的共用端子与所述一组位线中对应的位线之间。
- 一种阻变存储器及其制备方法-202310736503.4
- 史小波 - 河南财政金融学院
- 2023-06-21 - 2023-09-29 - H10B63/00
- 本发明提供一种阻变存储器及其制备方法，具体是一种基于二维银团簇的阻变存储器，二维银团簇阻变层为2D波浪面网状结构，横向分布的Ag离子能够提供Ag细丝的形成通道，增加导细丝数量降低低阻态电阻，纵向分布的Ag离子能够作为导电细丝通路形成的中继，促进了导电细丝的形成，二维银团簇层2D波浪面网状结构，提供部分Ag离子接触底电极和银顶电极，提高了阻变存储器的耐受性。
- 存储器件、存储设备和存储器件制备方法-202310771764.X
- 贾萌恩;郭秋生;张继伟;丁甲;胡林辉 - 上海积塔半导体有限公司
- 2023-06-27 - 2023-09-29 - H10B63/00
- 本公开涉及一种存储器件、存储设备和存储器件制备方法。其中，存储器件包括：第一电介质部，所述第一电介质部具有一个或多个开孔，其中，所述一个或多个开孔中的每个开孔从所述第一电介质部的上表面向下延伸；以及存储单元，所述存储单元包括覆盖于所述一个或多个开孔中的至少一个开孔的内表面上的第一单元部分和覆盖于所述第一电介质部的上表面上的第二单元部分，其中，所述第二单元部分环绕所述第一单元部分并与所述第一单元部分相连。
- 存储器及其制备方法、电子设备-202210271142.6
- 秦青;周雪;范鲁明;王校杰;刘希夏;焦慧芳 - 华为技术有限公司
- 2022-03-18 - 2023-09-29 - H10B63/00
- 本申请实施例公开了一种存储器及其制备方法、电子设备，涉及微电子技术领域，用于简化存储器的制备工艺流程，降低存储器的制备成本。所述存储器包括：底部互联图案；设置在所述底部互联图案上的存储单元，所述存储单元包括依次层叠的底电极、阻变层和顶电极，所述底电极与所述底部互联图案耦接；及，设置在所述顶电极上的硬掩模图案。其中，所述硬掩模图案的材料包括可透光的导电材料。
- 电子设备-201811592027.9
- 金治皓;黄应林;曹祥薰 - 爱思开海力士有限公司
- 2018-12-21 - 2023-09-29 - H10B63/00
- 本申请公开了一种包括半导体存储器的电子设备。半导体存储器包括：第一线；第二线，其与第一线间隔开并在与第一线交叉的方向上延伸；第三线，其与第二线间隔开并在与第二线交叉的方向上延伸；第一可变电阻元件，其介于第一线与第二线之间，该第一可变电阻元件和第一线与第二线的交叉点重叠；第二可变电阻元件，其介于第二线与第三线之间，该第二可变电阻元件和第二线与第三线的交叉点重叠，第二可变电阻元件的一部分被配置为当流过第一可变电阻元件的电流的方向与流过第二可变电阻元件的电流的方向相反时，比第一可变电阻元件的一部分产生更大量的热；以及材料层，其与第二可变电阻元件串联连接并且设置在第二线与第三线之间，材料层具有电阻。
- 具有阻变特性的电子器件-202211415310.0
- 具元泰 - 爱思开海力士有限公司
- 2022-11-11 - 2023-09-26 - H10B63/00
- 本公开涉及具有阻变特性的电子器件。根据本公开的实施方式的电子器件包括衬底；基底电极层，其设置在衬底之上；第一操作电极层和第二操作电极层，第一操作电极层和第二操作电极层设置在基底电极层之上以彼此间隔开；沟道层，其在基底电极层之上设置在第一操作电极层和第二操作电极层之间；质子导电层，其设置在第一操作电极层和第二操作电极层以及沟道层之上；氢源层，其设置在质子导电层之上；以及控制电极层，其设置在氢源层之上。
- 设置RRAM电阻的上限-202280009258.0
- 金永硕;徐顺天;李忠贤;王仁祚;A·雷兹尼塞克 - 国际商业机器公司
- 2022-01-05 - 2023-09-26 - H10B63/00
- 一种电子电路包括：多条字线；多条位线，在多个网格点处与所述多条字线相交；以及多个电阻式随机存取存储器单元，位于多个网格点处。电阻式随机存取存储器单元中的每一个包括：顶部金属(702)，耦合到以下中的一项：字线中的对应的一条字线和位线中的对应的一条位线；底部金属(704)，耦合到以下中的另一项：字线中的对应的一条字线和位线中的对应的一条位线；电介质(706)，夹在顶部金属与底部金属之间；以及高电阻半导体间隔件(701)，与电介质并联地将顶部金属和底部金属电连接。
- 半导体存储器件和制造其的方法-201710167017.X
- 成东俊;殷圣豪;朴淳五 - 三星电子株式会社
- 2017-03-20 - 2023-09-26 - H10B63/00
- 本发明公开一种半导体存储器件及制造该半导体存储器件的方法，其中该半导体存储器件包括：第一导电线，其在衬底上在第一方向上延伸；第二导电线，其在第一导电线之上在第二方向上延伸，第一导电线和第二导电线在交叉点处彼此交叉；单元结构，其位于交叉点的每个处，单元结构的每个具有数据存储元件、选择元件和电极元件，选择元件用于将单元选择信号施加于数据存储元件并改变数据存储元件的数据状态，电极元件至少具有一电极，该电极具有一表面，该表面与比选择元件的一表面接触且小于选择元件的该表面；以及绝缘图案，其使第一导电线和第二导电线和单元结构彼此绝缘。
- 一种阻变存储器单元结构及制备方法-201911306582.5
- 郭奥 - 上海集成电路研发中心有限公司
- 2019-12-18 - 2023-09-26 - H10B63/00
- 本发明公开了一种阻变存储器单元结构，由相并联的一第一晶体管和一第二晶体管，以及与所述第一晶体管和所述第二晶体管共同连接的一阻变单元组成；其中，所述第一晶体管设有第一栅极、第一源极和第一漏极，所述第一栅极用于施加第一控制信号，所述第一源极用于施加第一源信号；所述第二晶体管设有第二栅极、第二源极和第二漏极，所述第二栅极用于施加第二控制信号，所述第二源极用于施加第二源信号；所述第一漏极与所述第二漏极连接，并共同连接所述阻变单元的一端，所述阻变单元的另一端用于施加位信号。本发明利用传统的1T1R单元面积制备2T1R单元结构，可同时兼顾阻变单元的各种不同操作电压需求，从而实现单元性能的显著提升。
- 一种基于钨酸铋材料的非挥发性阻变存储器-202010092622.7
- 朱慧;金磊;王晨;王斯;柳杰;李锐;刘佳慧 - 北京工业大学
- 2020-02-14 - 2023-09-26 - H10B63/00
- 本发明公开了一种基于钨酸铋材料的非挥发性阻变存储器，通过脉冲激光沉积方法生长钌酸锶下电极钨酸铋薄膜，并通过掩膜版法制作铂上电极，完成BWO薄膜器件的制备。使用安捷伦安捷伦B1500A测量其I‑V特性曲线，在双对数坐标系下，分析其内部导电机制符合空间电荷限制传导，且正方向具有优异的保持特性，BWO薄膜器件具有制备阻变存储器的潜力。使用安捷伦B1500A、Radiant铁电铁测试仪，对BWO阻变存储器的数据保持特性以及疲劳特性进行测试，评估BWO阻变存储器的可靠性。实验发现，BWO薄膜器件拥有优秀的阻变特性，且具备良好的保持和疲劳特性，可应用于阻变存储器件。
- 半导体装置-202210703826.9
- 金在泽 - 爱思开海力士有限公司
- 2022-06-21 - 2023-09-22 - H10B63/00
- 本公开涉及一种半导体装置。一种半导体装置包括：第一存储块，其具有第一块节距；以及第二存储块，其与第一存储块属于同一平面，第二存储块比第一存储块更靠近平面边缘，该平面边缘是平面的边缘，其中，第二存储块具有大于第一块节距的第二块节距。
- 阻变存储器及其制造方法-201911255220.8
- 官郭沁;邹荣;田志 - 上海华力微电子有限公司
- 2019-12-09 - 2023-09-22 - H10B63/00
- 本发明提供一种阻变存储器及其制造方法，在本发明提供的阻变存储器及其制造方法中，通过在半导体衬底表面形成第一电极，在所述第一电极上形成插层；在所述插层上形成阻变层；在所述阻变层上形成阻挡层以及在所述阻挡层上形成第二电极。所述插层能够与所述阻变层配合形成较好的器件性能，能够通过所述插层调制阻变存储器的初始电阻，从而能够增大所述阻变存储器的存储窗口，由此改善所述阻变存储器的工艺均匀性以及性能。
- 阻变式随机存取存储器-202310810902.0
- 吕志超;布伦特·史蒂文·豪克内斯 - 合肥睿科微电子有限公司
- 2017-11-13 - 2023-09-19 - H10B63/00
- 本发明公开一种阻变式随机存取存储器(RRAM)。该RRAM包括由钨构成的一个或多个底电极；一个或多个转变层，由设于所述一个或多个底电极上方的氧化铪构成，所述一个或多个转变层包括可转变细丝；设于所述一个或多个转变层上方的一个或多个电阻层；以及设于所述一个或多个转变层下方的过孔，其中，所述过孔与所述转变层直接接触且所述过孔包括钨。
- 碳纳米管（CNT）存储器单元元件和构造方法-202180089601.2
- 冷耀俭 - 微芯片技术股份有限公司
- 2021-12-07 - 2023-09-19 - H10B63/00
- 本公开提供了碳纳米管(CNT)存储器单元元件和形成CNT存储器单元元件的方法。CNT存储器单元可包括例如与晶体管结合的CNT存储器单元元件。CNT存储器单元元件(202)包括金属/CNT层/金属(M/CNT/M)结构(220,222,224)，该结构形成在相邻金属互连层(Mx,Mx+i)之间或硅化有源层(例如，包括MOSFET器件)与金属互连层之间。该M/CNT/M结构通过包括以下的过程形成：在电介质区(208)中形成桶开口(213)，在该桶开口中形成杯形底部电极(220)，在由该杯形底部电极限定的内部开口中形成杯形CNT层(222)，以及在由该杯形CNT层限定的内部开口中形成顶部电极(224)。
- 积层型三维半导体存储器-202210724080.X
- 滋贺秀裕;高岛大三郎 - 铠侠股份有限公司
- 2022-06-23 - 2023-09-19 - H10B63/00
- 本发明提供一种能够使单元密度高密度化的积层型三维半导体存储器。实施方式的积层型三维半导体存储器具备：第1电极线，在与半导体衬底正交的第1方向上延伸；第2电极线，在与第1方向正交的第2方向上，与第1电极线相邻，在第1方向上延伸；第1阻变膜，在第1方向上延伸，与第2电极线接触；第1半导体膜，与第1阻变膜及第1电极线接触；第1绝缘体层，在第1方向上延伸，与第1半导体膜接触；第1电位施加电极，在第2方向上延伸，与第1绝缘体层接触；第2阻变膜，在第1方向上延伸，配置在与第1方向及第2方向正交的第3方向的负方向上，与第2电极线接触；第2半导体膜，与第2阻变膜及第1电极线接触；第2绝缘体层，在第2方向上延伸，与第2半导体膜接触；及第2电位施加电极，在第2方向上延伸，与第2绝缘体层接触。第1电位施加电极与第2电位施加电极是电气上不同的节点。
- 形成非易失性存储结构的方法-202310810901.6
- 吕志超;盖理·贝拉·布朗纳 - 合肥睿科微电子有限公司
- 2017-11-13 - 2023-09-19 - H10B63/00
- 本发明公开一种形成非易失性存储结构的方法。所述方法包括：设置转换层的底部区域；在所述转换层的所述底部区域上方设置所述转换层的一个或多个横向区域，所述转换层的所述一个或多个横向区域包括掺杂材料；在所述一个或多个横向区域上方设置所述转换层的顶部区域；以及在所述转换层的所述顶部区域和所述转换层的所述底部区域之间的所述转换层中形成细丝结构。
- 专利分类
