[发明专利]数字信号处理方法和装置无效
申请号: | 96121348.5 | 申请日: | 1996-12-27 |
公开(公告)号: | CN1108663C | 公开(公告)日: | 2003-05-14 |
发明(设计)人: | 野口雅义;市村元 | 申请(专利权)人: | 索尼公司 |
主分类号: | H03M7/32 | 分类号: | H03M7/32 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 邹光新,张志醒 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种数字信号处理装置1,延迟线3将来自输入端2的原始sigma-delta调制后信号延迟预定量的取样;sigma-delta调制器6将第一级反馈回路与第二级反馈回路的增益比设置为整数并输出sigma-delta再调制信号。比特长度转换器5使输入给sigma-delta调制器6的原始sigma-delta调制后信号的幅值电平与到达在sigma-delta调制器6中的第一级积分器的反馈信号幅值电平相匹配,该装置1使模式相符检测器28检测在原1-比特信号SA与sigma-delta再调制信号SB之间的一致性。并输出检测信号ST。 | ||
搜索关键词: | 数字信号 处理 方法 装置 | ||
【主权项】:
1.一种数字信号处理设备,有一个转换装置供在延迟输入的∑-Δ调制信号得出的延迟∑-Δ调制信号与∑-Δ再调制所述输入信号得出的∑-Δ再调制信号之间进行转换用,它包括:输入信号延迟装置,用以使所述输入的∑-Δ调制信号延迟预定数量的取样,并用以输出所述延迟的∑-Δ调制信号;∑-Δ调制处理装置,接收所述输入的∑-Δ调制信号并将所述输入∑-Δ调制信号转换为多比特信号,其中,该∑-Δ调制处理装置具有多个积分器、多个加法器、多个系数乘法器、供产生所述∑-Δ再调制信号用的1-比特量化器、以及用于将所述∑-Δ再调制信号转换为多比特信号,以便将多比特信号反馈到各加法器上的D/A转换器;电平调节装置,用以使输入所述∑-Δ调制处理装置的所述输入∑-Δ调制信号的幅值电平与馈送到所述∑-Δ调制处理装置的所述多级积分器的第一级积分器的反馈信号的幅值电平相匹配;和转换控制装置,用以控制所述转换装置的转换,以便在来自输入信号延迟装置的输出延迟∑-Δ调制信号和来自∑-Δ调制处理装置中的1-比特量化器的输出∑-Δ再调制信号之间进行转换。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/96121348.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 一种正交编码信号的传输电路及其传输方法-202310712144.9
- 王业铨;陈依范;周磊;杨亚林 - 河南中光学集团有限公司
- 2023-06-15 - 2023-10-13 - H03M7/32
- 本发明公开了一种正交编码信号的传输电路及其传输方法,该传输电路包括编码器、采集编码器正交编码信号的采集发生模块及多个采集模块,采集到正交编码信号的采集发生模块通过产生IO时序传输信号AB,通过IO端口同时传输给多个采集模块,各采集模块分别对接收到的AB信号进行解,上述电路通过IO端口模拟正交编码信号进行传输,通过配置IO默认电平或通过上/下拉电阻设定IO默认状态后,由采集发生模块直接向编码器采集正交编码信号,并产生IO时序传输给其他采集模块,其他采集模块根据约定的时序对正交编码信号进行解码;本发明不仅能够使多个模块同时采集正交编码信号时避免产生干扰,而且能有效改变导电滑环端口数量不够用的情况。
- 数据处理的方法和系统-202110225315.6
- 于江鸿 - 于江鸿
- 2021-03-01 - 2022-02-22 - H03M7/32
- 本说明书提供的数据处理的方法和系统,可以对初始数据进行编码频谱调节,使初始帧中选定区域的幅值平稳地降低,减少数据信息量,提高数据压缩的效率。对压缩数据进行解压时,使用与编码频谱调节相对应的参数对压缩数据进行解码频谱调节,将压缩数据与经解码频谱调节后的数据相减获取边界信息,将边界信息压缩数据叠加使得解压后的数据在选定区域的幅值恢复或增强,所述解码频谱调节可以有效避免振铃效应,使解压后的数据更清晰。所述方法和系统可以提高数据的压缩效率,提升传输效率,同时可以提升解压后的数据的清晰度。
- 德耳塔西格玛D/A转换器-201180054620.8
- 罗伯特·卢格力;迈克尔·科恩;阿尔弗雷德·佐兹;斯特凡·达米特 - 恩德莱斯和豪瑟尔韦泽两合公司
- 2011-10-20 - 2016-10-19 - H03M7/32
- 本发明涉及德耳塔西格玛D/A转换器(48),利用该德耳塔西格玛D/A转换器,可以把数字化值的输入信号转换为与一个周期相对应的时间离散的双态输出信号。在该处理中,可以使用已经在几个周期上形成的输出信号的平均值来产生输入信号值的模拟表示。该德耳塔西格玛D/A转换器(48)被实施以使得在使用期间,所述转换器通过信号图案集合的信号图案串接在一起而提供输出信号,其中,该集合的信号图案每一个是与周期相对应的双态时间离散的,并且在几个周期的信号图案周期长度上延伸。该集合的至少两个信号图案具有彼此不同的信号图案平均值,并且形成在相应的信号图案周期长度上,并且该集合的所有信号图案的每一个具有大致相同数目的、特别是精确相同数目的沿。
- 通过使用△-∑调制器直接合成RF信号的方法和装置-200980158521.7
- K·阿达泽特;S·海加兹;J·H.·奥斯默 - 艾格瑞系统有限公司
- 2009-03-31 - 2012-03-14 - H03M7/32
- 提供通过使用Δ-∑调制器直接合成RF信号的方法和装置。通过使用量化器量化输入信号而从输入信号合成RF信号;确定与量化器相关的量化误差;通过使用误差预测过滤器产生误差预测值,其中,误差预测过滤器包含用于一个或更多个希望的频率f1、f2、...fN的单位圆上的一个或更多个过滤器零点和具有单位圆内的幅度和基本上等于一个或更多个希望的频率f1、f2、...fN的频率的一个或更多个过滤器极点;和从输入信号减去误差预测值。过滤器极点具有减小带外升高的幅度。
- 数字信号处理装置和数字信号处理方法-200510103156.3
- 铃木伸和;市村元;野口雅义 - 索尼株式会社
- 2005-09-16 - 2006-03-22 - H03M7/32
- 本发明提供了一种数字信号处理装置,其可以一次执行混频和增益控制等的批处理。该装置用于通过对多个输入信号执行Δ∑调制过程来输出1比特数字信号,其包括:多个积分单元;多个前馈算术单元,用于向多个积分单元中的每一个提供基于独立于每个输入信号的前馈系数计算出的算术结果;量化单元,用于对从多个积分单元中的一个输出的积分输出进行量化;多个反馈算术单元,用于向多个积分单元中的每一个提供通过基于独立反馈系数对从量化单元输出的量化数据进行计算而获得的算术结果;混频单元,用于将前级积分单元的输出、前馈算术单元的输出和反馈算术单元的输出混频,并且将所混频的结果提供给后级积分单元。
- 信号处理器-98124136.0
- P·C·伊斯蒂;P·D·索普;C·斯莱特 - 索尼英国有限公司
- 1998-10-24 - 2003-12-10 -
- 1比特信号的信号处理器包括一n阶Δ-∑调制器(DSM),该DSM具有用来接收1比特信号的一输入端4和用来输出量化器Q产生的被处理1比特信号的一输出端5。该量化器Q从一系列5信号积分级接收P比特信号。每一积分级包括与输入端4连接的第一1比特乘法器An、与输出端5连接的第二1比特乘法器Cn、求和这些系数乘法器的输出的一加法器6n以及积分该加法器6n的输出的一积分器7n。最末级包括一系数乘法器An+1和一加法器6n+1。该加法器6n+1求和该系数乘法器An+1的输出和前一积分级的积分器的输出。输入信号经过1比特延迟传送给除最末级之外的所有级。量化器的输出信号经过1比特延迟反馈给这些级。最末级接收没有延迟的输入信号,还从前级接收在定时方面相应于其所接收的输入比特的积分。
- 编码运动向量的装置-97120217.6
- 李尚勳 - 株式会社大宇电子
- 1997-11-06 - 2003-09-24 -
- 基于多个运动向量对搜索块RMV的当前运动向量进行编码。第一和第二选择预测值被确定。FCP_1和FCP_2分别代表RMV的第一和第二分量的中值,而SCP_1和SCP_2分别代表各自相对于的第一和第二分量产生最小第一和第二绝对差的RMV_1和RMV_2。方差值与预定阈值进行比较,若方差值小于阈值产生第一选择信号;否则产生第二选择信号。确定第三选择预测值。分别响应第一和第二选择信号,生成编码运动向量数据。
- 1位数字信号处理装置-03102922.1
- 野口雅义;市村元 - 索尼公司
- 1997-07-31 - 2003-07-16 -
- 在由第一取样频率∑Δ调制的1位数字信号与由低于第一取样频率的第二取样频率∑Δ调制的1位数字信号之间进行转换的转换装置。由第二取样频率∑Δ调制的1位数字信号瞬间地变换成由第一取样频率∑Δ调制的1位数字信号。为了实现在转换时的抑制噪声发生的转换,用交叉衰落处理转换该变换的1位数字信号或由第一取样频率∑Δ调制的1位数字信号。
- 数字信号处理方法和装置-96121348.5
- 野口雅义;市村元 - 索尼公司
- 1996-12-27 - 2003-05-14 -
- 一种数字信号处理装置1,延迟线3将来自输入端2的原始sigma-delta调制后信号延迟预定量的取样;sigma-delta调制器6将第一级反馈回路与第二级反馈回路的增益比设置为整数并输出sigma-delta再调制信号。比特长度转换器5使输入给sigma-delta调制器6的原始sigma-delta调制后信号的幅值电平与到达在sigma-delta调制器6中的第一级积分器的反馈信号幅值电平相匹配,该装置1使模式相符检测器28检测在原1-比特信号SA与sigma-delta再调制信号SB之间的一致性。并输出检测信号ST。
- 代码激励线性预测编码器和译码器-95119729.0
- 青柳弘美;有山义博;细田贤一郎 - 冲电气工业株式会社
- 1995-11-17 - 2000-08-16 -
- 目的旨在在低编码速度下也可以得到高品质的再生声音信号。将包含在编码声音信号中的声道预测信号取为LSP系数。选择使用杂音码表106和脉冲性码表107,在该选择激励信号ec中反映出原声音信号S的频率特性。根据声音功率P对自适应激励信号ea和选择激励信号ev进行增益控制。
- 1位数字信号处理装置,记录装置以及重放装置-97118664.2
- 野口雅义;市村元 - 索尼公司
- 1997-07-31 - 1998-06-03 -
- 在由第一取样频率∑△调制的1位数字信号与由低于第一取样频率的第二取样频率∑△调制的1位数字信号之间进行转换的转换装置。由第二取样频率∑△调制的1位数字信号瞬间地变换成由第一取样频率∑△调制的1位数字信号。为了实现在转换时的抑制噪声发生的转换,用交叉衰落处理转换该变换的1位数字信号或由第一取样频率∑△调制的1位数字信号。
- 信号传输方法和信号传输设备-96123464.4
- 市村元;野口雅义 - 索尼公司
- 1996-12-27 - 1997-09-17 -
- 用于1-比特数字信号的高质量传输设备。通过设置在传输路由上游的相位调制器传输1-比特数字信号,并通过设置在传输路由下游的相位解调器将该数字信号解调,以便抑制在传输过程中由电源波动和辐射噪音引起的抖动。
- 增量编码器-95121804.2
- 大友文夫;林邦広;大佛一毅 - 株式会社拓普康
- 1995-12-22 - 1996-09-25 -
- 本发明揭示一种增量编码器。这种编码器设有多个在转子上形成的指示块,不必使转子旋转一周就能检出基准点或者零点。检测手段检出指示块I1,对主刻度计数,直至检出下一个位置上的指示块I2,利用该计数值求出从基准位置到指示块I2的角度或者距离。再利用从指示块I2到任意位置的计数值求出指示块I2到任意位置的角度或者距离后,将该角度或距离与从基准位置到指示块I2的角度或者距离相加,求出任意位置的角度或者距离。
- 专利分类