[发明专利]数据段同步信号检测电路

摘要

一种数据段同步信号检测电路，其以如此方式构成，即在四字符相关器和加法器之间加入硬限幅器，以对4bit输入获得三电平的2比特输出，另外，当从位置相关字符中检测到最大值的位置时，利用多个延迟，在ASIC中实现一段延迟所需的门数比常规电路减少到50％。比特分辨率被减少，以减少操作的复杂性。

主权项

1.一种数据段同步信号检测电路，包括：将一个硬限幅器加在四比特字符相关器和加法器之间，以对四比特输入获得三电平的2比特输出值，其中，该硬限幅器包括：分离器，用于从四比特字符相关器输出的四比特输出中分离MSB；第一比较器，用于将该MSB与电平“0”比较并判断它们是否相等；第二比较器，用于将四比特字符相关器的四比特字符输出与电平“3”比较并判断该四比特字符相关器的输出是否大于电平“3”；合成器，用于合成第一和第二比较器和的输出；和多路复用器，用于按照合成器的输出选择电平-1(00)，0(10)和1(11)中的一个。