[发明专利]浮点乘法运算处理的系统和方法

说明书

处理器包括整数乘法器，整数乘法器被配置为执行整数乘法指令来将浮点乘法运算的至少一个浮点操作数的有效数字位相乘。该处理器还包括浮点乘法器，浮点乘法器被配置为关于浮点乘法运算的中间结果以及至少一个浮点操作数来执行专用浮点乘法累加指令，以生成最终的浮点乘法结果。

根据35U.S.C.§119的优先权要求

本专利申请要求于2017年12月21日提交的、Albert Danysh等人的题为“SYSTEMAND METHOD OF FLOATING POINT MULTIPLY OPERATION PROCESSING”的美国非临时专利申请号15/851,390的优先权，其已被转让给本文的受让人，并且以其整体通过引用明确地并入本文。

技术领域

本公开总体上涉及处理器，并且更具体地涉及浮点乘法指令处理。

背景技术

技术的进步导致了更强大的计算设备。例如，诸如膝上型计算机、台式计算机和服务器的计算设备以及诸如便携式无线电话的无线计算设备具有改进的计算能力，并且能够执行越来越复杂的操作。增加的计算能力还增强了载各种其他应用中的设备功能。例如，交通工具可以包括处理设备，以支持全球定位系统操作或其他位置操作、自动驾驶操作、交互式通信和娱乐操作等。其他示例包括家用电器、安全相机、量测设备等，其也并入有计算设备以支持增强的功能(例如，物联网(IoT)设备之间的通信)。

计算设备可以包括用以执行程序指令的处理器。例如，作为例示性示例，处理器可以执行算术指令(例如，乘法指令)来执行图形处理、数据编码或加密。处理器可以对各种类型的数据(例如，整数或浮点数)进行运算。

浮点数通常由符号位(sign bit)、指数值和有效数字(尾数，mantissa)表示，有效数字(significand)由数字的有效的数位(significant digits)组成。两个浮点数的乘法包括指数值的加法和尾数的乘法。根据电子和电气工程师协会(IEEE)-754标准而被格式化为双精度数字的两个数字的相乘包括将两个53位的有效数字相乘，这可能需要处理器中的专用的64位乘法器，该处理器以其他方式被配置为在较小的值(例如，32位)上进行运算。备选地，处理器可以将双精度乘法指令转换为循环运算，循环运算执行较小值的多个部分乘法，并将这些部分结果进行组合来生成双精度结果。但是，包括专用的64位乘法器可能会增加处理器的尺寸和成本，而将指令转换为循环运算会给处理器带来附加的复杂性和路由逻辑。

发明内容

在一个特定方面中，处理器包括整数乘法器，整数乘法器被配置为执行整数乘法指令来对浮点乘法运算的至少一个浮点操作数的有效数字位相乘。处理器还包括浮点乘法器，浮点乘法器被配置为关于浮点乘法运算的中间结果以及至少一个浮点操作数来执行专用浮点乘法累加指令，以生成最终的浮点乘法结果。

在另一方面中，在处理器处执行浮点乘法运算的方法包括：执行多个整数乘法指令来生成中间结果。该方法还包括：关于浮点乘法运算的中间结果以及至少一个浮点操作数来执行专用浮点乘法累加指令，以生成浮点乘法结果。

在另一方面中，一种装置包括：用于执行多个整数乘法指令来生成中间结果的部件。该装置还包括用于关于中间结果以及至少一个浮点操作数来执行专用浮点乘法累加指令，以生成最终浮点乘法结果的部件。

在另一方面中，一种方法包括：将多操作数乘法运算的第一操作数标识为非规格的；以及响应于确定多操作数运算的第二操作数的指数大于阈值，修改第一操作数或第二操作数中的至少一项的值。