[发明专利]复数对数运算ALU无效
| 申请号： | 200580018166.5 | 申请日： | 2005-06-02 |
| 公开（公告）号： | CN1965292A | 公开（公告）日： | 2007-05-16 |
| 发明（设计）人： | 保罗·威尔金森·登特 | 申请（专利权）人： | LM爱立信电话有限公司 |
| 主分类号： | G06F7/48 | 分类号： | G06F7/48 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李辉 |
| 地址： | 瑞典斯*** | 国省代码： | 瑞典;SE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及复数对数运算ALU，描述了用于对按对数格式表示的实数和/或复数执行对数运算的方法和装置。在一个示范实施例中，ALU对按对数极坐标格式表示的复数执行对数运算。根据该实施例，ALU中的存储器存储用来确定复数的对数的查寻表，而ALU中的处理器利用存储的查寻表，基于按对数极坐标格式表示的复数型输入运算数生成输出对数。在另一示范实施例中，ALU对按对数格式表示的实数和复数执行对数运算。在该实施例中，存储器存储两个查寻表，一个用于确定实数的对数，而另一个用于确定复数的对数，而处理器分别利用实数查寻表或复数查寻表，基于按对数格式表示的实数型输入运算数或复数型输入运算数，来生成输出对数。 | ||
| 搜索关键词： | 复数 对数 运算 alu | ||
【主权项】：
1、一种用于计算输出对数的ALU，该ALU包括：存储器，该储存器存储第一查寻表和第二查寻表，所述第一查寻表用于确定实数的对数，而所述第二查寻表用于确定复数的对数；和共用处理器，该共用处理器利用针对实数型输入运算数的所述第一查寻表和针对复数型输入运算数的所述第二查寻表，基于按对数格式表示的两个输入运算数生成输出对数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于LM爱立信电话有限公司，未经LM爱立信电话有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580018166.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种多功能医疗诊断设备
- 下一篇：大功率双速双绕组异步风力发电机
- 同类专利
- 一种承运重量的车货匹配验证方法-202210773188.8
- 赵世忠;安静洁 - 赵世忠;安静洁
- 2022-07-02 - 2023-10-17 - G06F7/48
- 本发明公开了一种用于判定算术表达式是否为零的实现方法，当处理器接收到含有m个数值的算术表达式，所述方法包括以下步骤：对每个数值进行扰动，并计算扰动后的算术表达式的值。若其中一个扰动后的算式表达式的值为零，则所述算术表达式的值不为零。若对所有数值扰动后，计算的值均不为零，则所述算术表达式的值为零。每次扰动时，只扰动或改变一个数值，其余m‑1个数值不变。扰动包括末位扰动：仅改变一个数值的最后一位有效数字；末后扰动：在不改变一个数值指数的情形下在其最后一位有效数字后加若干位有效数字；末位前扰动：改变一个数值的最后一位有效数字前的若干位有效数字；以及它们的组合。
- 一种基于NUMA亲和性的FFT卷积算法并行实现方法及系统-202111000202.2
- 王庆林;梅松竹;郝若晨;李东升;姜晶菲;赖志权;黄显栋;刘杰 - 中国人民解放军国防科技大学
- 2021-08-27 - 2023-10-10 - G06F7/48
- 本发明公开了一种基于NUMA亲和性的FFT卷积算法并行实现方法及系统，方法包括：对输入数据进行快速傅里叶转换，并将第一快速傅里叶转换结果存储至指定的非一致性内存访问结点上；对权重进行快速傅里叶转换，并将第二快速傅里叶转换结果存储至指定的非一致性内存访问结点上；基于第一快速傅里叶转换结果和第二快速傅里叶转换结果实现非一致性内存访问级和多核级并行复数矩阵乘，并将复数矩阵乘的结果平均分布到所有非一致性内存访问结点上；基于复数矩阵乘的结果进行快速傅里叶逆转换，得到快速傅里叶卷积算法的输出。本发明能够显著降低NUMA架构上FFT卷积计算过程中的远程内存访问开销，提升NUMA架构上的FFT卷积的性能。
- 数据处理器、方法、装置及芯片-201911351199.1
- 请求不公布姓名 - 上海寒武纪信息科技有限公司
- 2019-12-24 - 2023-09-08 - G06F7/48
- 本申请提供一种数据处理器、方法、装置及芯片，数据处理器包括改进CSD编码电路、第一部分积获取电路、第二部分积获取电路、第一压缩电路以及第二压缩电路；所述第一压缩电路和所述第二压缩电路均包括4‑2压缩器，所述4‑2压缩器包括选择电路以及全加器，其中，所述改进CSD编码电路、所述第一部分积获取电路、所述第二部分积获取电路、所述第一压缩电路以及所述第二压缩电路均包括逻辑门单元；该数据处理器不仅能够实现乘法运算还能够实现乘累加运算，从而提高了数据处理器的通用性；另外，该数据处理器并不需要对乘法运算结果再进行一次累加运算实现乘累加运算，仅通过一次运算过程就可以直接实现乘法运算或乘累加运算，从而降低了数据处理器的功耗。
- 符号幅度加法器的溢出检测-201780075729.7
- S·M·穆勒;P·莱贝尔;C·利希滕瑙 - 国际商业机器公司
- 2017-11-30 - 2023-09-05 - G06F7/48
- 提供了一种电路，包括算术计算逻辑(201)，其被配置为加上或减去可变长度的操作数以产生以符号幅度数据格式的结果。该电路还包括溢出检测器(210)，以提供指示结果是否符合指定的结果长度l的溢出信号。溢出检测器(210)在算术计算逻辑(201)产生结果之前对操作数进行操作，以独立于算术计算逻辑(201)产生的结果确定结果是否适合指定的结果长度l。
- 一种同时多点乘实现方法及装置-202310632544.9
- 雷翻翻;纪云鹏;马贵霞 - 大唐微电子技术有限公司
- 2023-05-31 - 2023-08-11 - G06F7/48
- 一种同时多点乘实现方法及装置，包括：对同时多点乘运算中的每个标量采用预设编码方式进行编码；基于经过编码的标量获取同时多点乘运算的计算结果，并根据编码过程中标量的变换处理内容对计算结果进行还原处理；预设编码方式包括：输入窗口宽度w，k＝(k
- 基于非易失性存储器阵列的复数点乘运算的方法及系统-202111382949.9
- 缪峰;梁世军;王聪;阮恭杰 - 南京大学
- 2021-11-22 - 2023-07-18 - G06F7/48
- 本发明公开了一种基于非易失性存储器阵列的复数点乘运算的方法，包括以下步骤：(1)n维复数输入向量x转化为2n维实数向量X；(2)m*n维的复数输入矩阵h转化为2m*2n维的实数矩阵H；(3)根据矩阵H设计存内计算硬件阵列；(4)在阵列上实现矩阵向量点乘运算；(5)将2m维实数输出向量Y转化为m维复数向量y。本发明还公开一种基于非易失性存储器阵列的复数点乘运算的系统。本发明基于存内计算硬件阵列完成了复数域上任意维的并行矩阵向量点乘运算，成功地将矩阵向量点乘运算从实数域推广到了复数域上，扩大了其适用范围，且这种方法具有普适性。
- 一种BP成像算法的System Generator实现方法-202310473602.8
- 左晓思;朱进;刘文旭;董立杰;张英豪;吕飞飞 - 中国电子科技集团公司第五十四研究所
- 2023-04-28 - 2023-06-23 - G06F7/48
- 本发明涉及雷达实时成像技术领域，尤其涉及一种BP成像算法的System Generator实现方法。包括：S1对数字下变频处理后的回波数据进行FFT处理，生成一维距离像并预存；同时，根据成像区域大小及网格尺寸生成成像区域坐标；然后利用雷达坐标和成像区域坐标计算回波索引以及相位补偿因子；S2利用回波索引读取一维距离像数据，并与相位补偿因子相乘得到当前PRI的子图像，与历史PRI子图像进行叠加存储到双口RAM中；S3判断一帧数据是否处理完成，实时输出每帧的成像结果。本发明通过SYSGEN完成FPGA代码开发，加快了软件代码与硬件描述语言之间的转化，大大的缩短了FPGA算法的设计周期，不仅保证了BP成像算法的正确性，而且达到了实时成像处理的要求。
- 一种通用大点数脉冲压缩处理模块-202310139886.7
- 耿迪;凌元;吴甜;吴庆楠 - 中国电子科技集团公司第十四研究所
- 2023-02-21 - 2023-05-12 - G06F7/48
- 本发明公开了一种通用大点数脉冲压缩处理模块，属于雷达信号处理技术领域。本发明包括参考函数模块、大点数FFT模块、复数乘法器和大点数IFFT模块；参考函数模块计算脉压所需匹配滤波函数；大点数FFT模块对回波信号数据进行64K点FFT后与旋转因子复乘，转置出16段数据进行并串转换，进行16点FFT后输出；复数乘法器对该输出进行复数相乘；大点数IFFT模块对复数相乘后每段数据进行16点IFFT后串并转换，进行QDR数据转置后与旋转因子复乘；再对每段数据进行64K点IFFT后转置，输出脉压结果。本发明能够满足大点数脉压处理需求，具有通用性强、数据通过率高的特点。
- 存储器中的位串运算-202080046067.2
- V·S·拉梅什 - 美光科技公司
- 2020-07-27 - 2023-04-18 - G06F7/48
- 本公开描述涉及存储器中的位串运算的系统、设备及方法。所述位串运算可在存储器阵列内执行，而无需将运算的位串或中间结果传送到所述存储器阵列外部的电路系统。例如，可包含感测放大器及计算组件的感测电路系统可经耦合到存储器阵列。控制器可经耦合到所述感测电路系统且可经配置以致使根据通用数字格式或posit格式而格式化的一或多个位串从所述存储器阵列传送到所述感测电路系统。所述感测电路系统可使用所述一或多个位串执行算术运算、逻辑运算或两者。
- 一种复数向量运算装置及运算方法-202110186017.0
- 田伟;张来;王福君;邱兆强;周还;季巧杰 - 成都启英泰伦科技有限公司
- 2021-02-14 - 2023-03-14 - G06F7/48
- 一种复数向量运算装置及运算方法，运算装置包括数据输入端口及与其连接的时分复用控制器，所述时分复用控制器连接有至少一个实部计算通道和一个虚部计算通道；所述实部计算通道和虚部计算通道分别包括一个与所述时分复用控制器连接的乘法器和与乘法器连接的第一数据选择器，与所述第一数据选择器连接的加减法器，与所述加减法器连接的第二数据选择器；所述第二数据选择器还与本通道内所述第一数据选择器连接。本发明所述的复数向量运算装置内部没有存储单元，其内部的实部与虚部运算通道所使用的乘法器和加减法器数目减少,利于降低功耗和成本，而且可以根据运算需求灵活增加实部和虚部运算通道数目，利于系统集成。
- 具有用于执行浮点快速傅立叶变换和复数乘法的专用处理块的集成电路-202211206079.4
- M.朗哈默 - 阿尔特拉公司
- 2017-08-29 - 2023-03-07 - G06F7/48
- 本发明的主题是“具有用于执行浮点快速傅立叶变换和复数乘法的专用处理块的集成电路”。提供了具有专用处理块的集成电路。专用处理块可以包括一个实数加法阶段和一个实数乘法器阶段。乘法器阶段可以同时将其输出馈送到加法阶段并且直接馈送到邻近的专用处理块。加法阶段还可以并行产生和与差输出。四个这样的专用处理块的群可以被连接成链以实现基数‑2快速傅立叶变换（FFT）蝶形。多个基数‑2蝶形可以被堆叠以形成还要更高阶基数的蝶形。如果期望的话，专用处理块还可以用于实现复数乘法运算。可以将三个或四个专用处理块链接在一起，并且与专用处理块之外的一个或多个加法器一道，能生成复数乘积的实和虚部。
- 使用计算片块的位串运算-202080031724.6
- V·S·拉梅什 - 美光科技公司
- 2020-03-05 - 2023-02-21 - G06F7/48
- 本发明描述涉及使用计算片块进行位串运算的系统、设备及方法。实例设备包含耦合到控制器(例如及“编排控制器”)的多个计算装置(或“片块”)及接口。所述控制器可包含电路系统，其从耦合到所述设备的存储器装置(例如存储器阵列)请求包括具有支持算术运算达到第一精度水平的第一格式的位串的数据且致使所述多个计算装置中的至少一个计算装置的处理单元执行操作，其中将所述位串转换成支持算术运算达到不同于所述第一精度水平的第二精度水平的第二格式。
- 具有用于执行浮点快速傅立叶变换和复数乘法的专用处理块的集成电路-201780059761.6
- M.朗哈默 - 阿尔特拉公司
- 2017-08-29 - 2023-02-17 - G06F7/48
- 提供了具有专用处理块的集成电路。专用处理块可以包括一个实数加法阶段和一个实数乘法器阶段。乘法器阶段可以同时将其输出馈送到加法阶段并且直接馈送到邻近的专用处理块。加法阶段还可以并行产生和与差输出。四个这样的专用处理块的群可以被连接成链以实现基数‑2快速傅立叶变换（FFT）蝶形。多个基数‑2蝶形可以被堆叠以形成还要更高阶基数的蝶形。如果期望的话，专用处理块还可以用于实现复数乘法运算。可以将三个或四个专用处理块链接在一起，并且与专用处理块之外的一个或多个加法器一道，能生成复数乘积的实和虚部。
- 一种基于FPGA的毫米波TDM-MIMO雷达实时超分辨方法-202211246457.1
- 张永超;张寅;周枭坤;黄钰林;刘帅迪;张永伟;杨海光;杨建宇 - 电子科技大学长三角研究院（衢州）;电子科技大学
- 2022-10-12 - 2023-01-03 - G06F7/48
- 本发明公开一种基于FPGA的毫米波TDM‑MIMO雷达实时超分辨方法，应用于雷达成像技术领域，针对现有技术存在的计算复杂度高，传统硬件信号处理平台无法满足快速运算处理的问题，本发明利用高速接口发送采集的雷达数据至FPGA板卡；FPGA板卡解析并缓存雷达数据，预处理并发送有效雷达数据；采用硬件优化设计对雷达数据处理，实现递归估计中间变量；由中间变量计算迭代更新辅助变量，并快速缓存数据变量；本发明以循环最小化实现迭代更新快速角估计。本发明克服了现有超分辨DOA技术中算法复杂度高、难以实时信号处理的缺陷，大大提升了算法的计算效率。
- 一种FFT硬件加速器和数据处理方法-202211200111.8
- 李思雨;李世兴;祝毅;刘艺 - 中国星网网络应用有限公司
- 2022-09-29 - 2022-12-27 - G06F7/48
- 本申请提供一种FFT硬件加速器和数据处理方法，涉及数字信号处理领域。该FFT硬件加速器包括FFT处理模块，FFT处理模块包括多个蝶形运算单元，分为偶数级蝶形运算单元和奇数级蝶形运算单元。其中，每个奇数级蝶形运算单元之后连接一个转换单元，用于对与转换单元连接的上一级蝶形运算单元的运算结果进行复数实部和复数虚部交换，并对交换后的复数虚部取反后，传递到与转换单元连接的下一级蝶形运算单元，或将与转换单元连接的上一级蝶形运算单元的运算结果，传递到与转换单元连接的下一级蝶形运算单元。与相关技术相比，可以大量减少乘法的运算次数，降低数据运算量，同时使得FFT硬件加速器的硬件结构简单、控制方便。
- 基于可编程硬件浮点库的FPGA加速方法-202211251366.7
- 段晓辉;仲雅莉;王晞阳 - 国家超级计算无锡中心
- 2022-10-13 - 2022-12-02 - G06F7/48
- 本发明提供的基于可编程硬件浮点库的FPGA加速方法，涉及FPGA的加速方法技术领域，包括采用dspfloat数据类型；dspfloat数据类型包括1位宽比特的符号位、指数位和尾数位；符号位的值为0表示正数，符号位的值为1表示负数；指数位为NEXP比特；尾数位为NFRAC比特；指数位采用补码的方式存储；尾数位表示浮点的有效数据，隐藏高位比特1；指数位、尾数位的位宽可以进行自定义。本发明提供的dspfloat的指数位宽和尾数位宽可以进行自定义，规避了float数据类型精度不足和double数据类型位宽过大的缺陷，在保证应用需求精度的基础上，达到更高的频率，减少计算资源占用，提高计算速度。
- 组合若干执行单元以计算单一宽标量结果-201880007833.7
- C·里彻特纳;M·克莱恩;N·霍夫曼 - 国际商业机器公司
- 2018-01-08 - 2022-10-28 - G06F7/48
- 一种电路包括能够重构以计算组合结果的可重构单元。所述可重构单元中的第一可重构单元的第一中间结果与所述可重构单元中的第二可重构单元的第二中间结果进行交换。第一可重构单元利用第二中间结果来计算组合结果的第一部分。所述可重构单元中的第二可重构单元利用第一中间结果计算组合结果的第二部分。
- 一种适用于浮点格式的复数的近似取模实现电路及方法-202110567692.8
- 史江义;李林涛;周震;马佩军;施炜洛;苏昭伟;刘轩 - 西安电子科技大学
- 2021-05-24 - 2022-09-09 - G06F7/48
- 本发明提供的一种适用于浮点格式的复数的近似取模实现电路及方法，通过流水线的方式进行浮点数格式的复数取模运算，数据输出延时相比传统方案降低一半，并且运算方式只有加法和乘法避免了资源消耗过大的开方运算，减少了运算处理所需消耗的资源。该实现电路中的倍数比较模块对于浮点数格式的复数提前进行的划分分组，参数选择模块来选择对应的倍数系数，从而简化现有技术的电路。
- 基于复数域偏最小二乘回归的戴维南等值参数辨识方法-202110978646.7
- 陈鑫楠;孙渊 - 上海电机学院
- 2021-08-25 - 2021-12-17 - G06F7/48
- 本发明公开了一种基于复数域偏最小二乘回归的戴维南等值参数辨识方法，解决了传统法要求高、效率低且易存在辨识误差的弊端，其技术方案要点是通过将电力系统局部等效，利用测量得到的等值节点电压电流数据，利用复数域偏最小二乘进行回归分析，求解戴维南等值参数，本发明的基于复数域偏最小二乘回归的戴维南等值参数辨识方法，能有效简化数学矩阵维度，减少算法迭代过程，更加高效、准确。
- 用于执行点积运算的指令和逻辑-201710964492.X
- R.佐哈;M.塞科尼;R.帕塔萨拉蒂;S.钦努帕蒂;M.布克斯顿;C.德西尔瓦;M.阿卜杜拉 - 英特尔公司
- 2007-09-20 - 2021-08-06 - G06F7/48
- 本发明涉及一种用于执行点积运算的指令和逻辑。本发明提供了用于执行点积操作的方法、装置和程序部件。在一个实施例中，装置包括执行第一指令的执行资源。响应第一指令，所述执行资源将等于至少两个操作数的点积的结果值存储到某个存储单元中。
- 基于光芯片的数据处理方法、装置、存储介质及电子设备-202010057542.8
- 白冰;赵斌;吴建兵;李智 - 光子算数（北京）科技有限责任公司
- 2020-01-19 - 2020-03-10 - G06F7/48
- 本发明提供了一种基于光芯片的数据处理方法、装置、存储介质及电子设备，该数据处理方法用于计算输入光芯片的目标矩阵，首先判断目标矩阵中的各元素是否包含负数，如果是，获取目标矩阵中负数的属性信息，然后基于目标矩阵中负数的属性信息，将目标矩阵拆分成至少两个子矩阵，子矩阵中各元素均为非负数，且子矩阵的差值等于目标矩阵。之后将目标矩阵的权重参数以及子矩阵输入光子芯片进行矩阵计算，由光子芯片输出计算结果；如果否，将目标矩阵以及权重参数输入光子芯片，由光子芯片输出计算结果。可见在本方案中，首先将包括负数的目标矩阵拆分成至少两个非负数的矩阵，使得负数矩阵的计算转换成常规的非负数的矩阵计算，进而实现了负号运算。
- 基于光芯片的数据处理方法、装置、存储介质及电子设备-202010060671.2
- 赵斌;吴建兵;李智;白冰 - 光子算数（北京）科技有限责任公司
- 2020-01-19 - 2020-03-10 - G06F7/48
- 本发明提供了一种基于光芯片的数据处理方法、装置、存储介质及电子设备，该数据处理方法用于计算目标矩阵，其中，目标矩阵至少包括一个负数，该数据处理方法首先获取目标矩阵中负数的属性信息，然后基于目标矩阵中负数的属性信息，将目标矩阵拆分成至少两个子矩阵，子矩阵中各元素均为非负数且子矩阵的差值等于目标矩阵，其中一个子矩阵中的各元素相同且为正数。之后获取目标矩阵的权重参数，基于权重参数以及子矩阵，确定出输出数据。可见在本方案中，首先将包括负数的目标矩阵拆分成至少两个非负数的矩阵，使得负数矩阵的计算转换成常规的非负数的矩阵计算，进而实现了负号运算，并由于一个子矩阵中的各元素相同且均为正数，能够提高计算效率。
- 用于计算基于数据的函数模型的模型计算单元和控制器-201410308194.1
- W.菲舍尔;N.班诺夫;A.冈托罗 - 罗伯特·博世有限公司
- 2014-07-01 - 2019-06-04 - G06F7/48
- 本发明涉及一种控制器（1）中用于计算基于数据的函数模型、尤其高斯过程模型的模型计算单元（3），其包括：‑计算核心（31），所述计算核心构造用于纯基于硬件计算用于基于数据的函数模型的算法，其中在提供计算数据、尤其超参数和控制点数据的情况下计算所述基于数据的函数模型；以及‑纯基于硬件的转换单元（35），所述转换单元构造用于向所述计算核心（31）以预先给定的数字格式提供至少一部分所述计算数据、尤其所提供的控制点数据。
- 用于固定执行流乘数再译码和标量乘法的方法和装置-201680023505.7
- R·阿万奇;D·雅各布森 - 高通股份有限公司
- 2016-04-22 - 2019-01-01 - G06F7/48
- 一个特征涉及包含存储器电路和处理电路的电子装置。所述处理电路计算标量乘法输出Z，其中Z＝k·P，方法是接收输入乘数k和底数P，并且将修改符s添加到所述输入乘数k以产生k'。所述处理电路还计算中间标量乘法输出Z'，其中Z'＝k'·P，方法是使用包含属于数字集合D的数字ki的序列的k'的数字展开式。另外，如果k'是奇数，那么所述处理电路从Z'中减去s·P以获取所述标量乘法输出Z，或者如果k'是偶数，那么从Z'中减去(s+1)·P以获取所述标量乘法输出Z。所述标量乘数输出Z可用于密码安全算法中以确保数据安全。
- 小点数FFT旋转因子复数乘法加速器-201711164975.8
- 梁煜;沈耀坡;张为 - 天津大学
- 2017-11-21 - 2018-04-13 - G06F7/48
- 本发明涉及一种小点数FFT旋转因子复数乘法加速器，包括将每个旋转因子小数整体左移6位；将移位后的每个二进制数进行舍入操作，使其近似为整数；将每个整数向右移位，将其还原为原来的小数；用移位相加的方式分别对每个整数进行电路设计，每个整数对应一个整常数乘法器；接着利用二选一多路器将所有的整常数乘法器电路中相同的部分进行复用，进一步减少加法器数量；在每一级加法器后插入寄存器，进行流水处理。
- 一种空间异常信息的复数变换隐藏及复原方法-201710457348.7
- 首照宇;刘阿康;邹风波;程夏威;张彤;赵晖;田浩;莫建文 - 桂林电子科技大学;桂林宇辉信息科技有限责任公司
- 2017-06-16 - 2017-11-24 - G06F7/48
- 本发明公开了一种空间异常信息的复数变换隐藏及复原方法，其特征是，包括如下步骤1）计算空间数据对象的局部密度和距离相异度；2）求解空间数据对象的异常程度系数；3）根据Top‑N选取异常数据对象；4）构造复数数据及复数因子并进行复数变换隐藏；5）发送复数变换集及复数因子数据集；6）选取异常信息二维值；7）逆变换。这种方法是异常信息隐私保护的一种创新方法，这种方法能简化异常信息处理过程、降低数据处理量，并且确保数据发送方发送的数据信息和参数量最少，保证局部异常数据在信息共享和传输过程中的安全性和信息的完整性，以及被隐藏的局部异常数据能够准确复原。
- 一种基于FPGA的并行结构Sinc插值方法-201510450583.2
- 朱岱寅;郭江哲;丁勇;韦北余;杨鸣冬 - 南京航空航天大学
- 2015-07-28 - 2017-11-24 - G06F7/48
- 本发明公开了一种基于FPGA的并行结构Sinc插值方法，主要解决串行插值效率低的问题，该方法主要步骤包括将缓存采样点数据的RAM进行分块，将截断加窗后插值核系数存储在ROM里；待插值点坐标通过浮点转定点，通过整数部分寻址样本数据、小数部分寻址插值核系数，在同一个时钟周期取出一组样本数据和系数进行相乘后进入后续并行加法树得到插值结果；对超出范围和边界点的特殊情况，利用标识置零方法使其进入后续流水线。本发明的结构并行、简单，能够实现流水输入和输出，一个时钟周期就插值出一个数据，插值效率大大提高；并且支持浮点数复数，适用范围广。
- 基于FPGA的采样值线性插值运算器及运算方法-201410564585.X
- 林伟;魏欣;王秀广;李波 - 积成电子股份有限公司
- 2014-10-22 - 2017-09-05 - G06F7/48
- 本发明涉及一种基于FPGA的采样值线性插值运算器及运算方法，该运算器包括加/减法器、乘法器、运算数据调度器、查表单元和截位运算器，借助中间参数对线性插值运算公式逐级进行拆分，归类为只有加减法和乘法运算，采用时分复用方式按步加载中间参数进行运算，并根据当前的数据帧接收时刻间隔t2‑t1和其预设下限值T查表读取比例系数k，用于与截位运算器一起代替除法运算用到线性插值运算中，获得要求的Vx值。本发明通过查表方式省去直接的除法运算，通过时分复用方式减少加/减法器、乘法器的数量，节省大量的资源。在完成既定功能的前提下使原本极为紧张的硬件资源占用情况得到有效缓解，并为后期不更换FPGA芯片的情况下进行产品升级留出了资源余量。
- 定点处理器及其防溢方法-201310307138.1
- 王永秋;郭鑫;李钰瑞;岳淑彪;苏常军;李瑞苛 - 郑州宇通客车股份有限公司
- 2013-07-19 - 2017-07-28 - G06F7/48
- 本发明涉及定点处理器及其防溢方法，定点处理器包括用于定点数加、减、乘、除单元、移位单元的运算模块；本发明的不定长浮点数用指数部分和尾数部分两个定点数表示，数据范围较定点数大大增加，若指数部分用32位表示，其范围远大于双精度浮点数，定点处理器处理时不用考虑乘法运算数据溢出问题；尾数部分长度不确定，定点数据可以快速转化为不定长浮点数；乘数和除数保持定点格式无需转换，提高了运算效率；基于模型设计时，只需增加不定长浮点数与定点数之间转换及不定长浮点数的加减乘除运算模块即可实现无溢出、无需定标的模型。
- 复数除加运算装置-201621354950.5
- 王雯 - 榆林学院
- 2016-12-12 - 2017-07-11 - G06F7/48
- 一种复数除加运算装置，具有对装置进行控制的FPGA电路；PCI Express电路；该电路的输出端接FPGA电路的输入端；RS422驱动电路，该电路的输入端接FPGA电路的输出端；本装置具有设计合理、结构简单、外围元器件少、成本低、具有多种对外接口、便于与外围设备联网等优点，可推广应用到复数运算领域。
- 专利分类
