[发明专利]一种基于FPGA的并行结构Sinc插值方法

摘要

本发明公开了一种基于FPGA的并行结构Sinc插值方法，主要解决串行插值效率低的问题，该方法主要步骤包括将缓存采样点数据的RAM进行分块，将截断加窗后插值核系数存储在ROM里；待插值点坐标通过浮点转定点，通过整数部分寻址样本数据、小数部分寻址插值核系数，在同一个时钟周期取出一组样本数据和系数进行相乘后进入后续并行加法树得到插值结果；对超出范围和边界点的特殊情况，利用标识置零方法使其进入后续流水线。本发明的结构并行、简单，能够实现流水输入和输出，一个时钟周期就插值出一个数据，插值效率大大提高；并且支持浮点数复数，适用范围广。

主权项

一种基于FPGA的并行结构Sinc插值方法，其特征在于：包括以下步骤：步骤一：将缓存采样点数据的RAM分割成独立的子块RAM，然后把采样点数据按一定顺序存储到子块RAM里；步骤二：对截断Sinc函数加窗以降低吉布斯振铃效应，同时将Sinc插值核系数存放在ROM里；步骤三：把输入浮点格式待插值点坐标转换成定点数，其整数部分为定位坐标，小数部分指定了Sinc系数偏移量，在同一个时钟节拍里取出一组样本数据和Sinc系数进行相乘后进入后续并行加法树得到插值结果；步骤四：对于待插值点坐标超出采样样本的范围，或者待插值点位于样本边界，使用了两个标识信号指示这两种特殊情况，只要这两个标识其一有效，则把数据RAM的输出置零，并让其进入后续的乘法和加法模块；步骤五：采样点数据和输入待插值点坐标均为浮点数格式；待插值点可以连续不断地输入，插值结果连续不断地输出；所述步骤一中：缓存采样点数据的RAM分割成L个独立的子块RAM，L为插值核长度，按顺序把采样点数据每L个数据分为一组，每一组存储到L个子块RAM的相同地址位置；所述步骤二中：将具有相同偏移量的一组Sinc插值核系数存放在L个ROM的相同地址位置；所述步骤三中：定位坐标的前3个和后4个样本的分别落在L个子块RAM上，在同一个时钟节拍里取出这L个采样点与L个Sinc系数进行相乘，再经过log2(L)级并行加法树就能得到待插值点的插值结果。