[发明专利]包含多位数据的器件无效
| 申请号： | 200610101335.8 | 申请日： | 2006-07-07 |
| 公开（公告）号： | CN1901092A | 公开（公告）日： | 2007-01-24 |
| 发明（设计）人： | C·卡特勒;E·C·戈里尔;C·R·斯兹曼达 | 申请（专利权）人： | 罗门哈斯电子材料有限公司 |
| 主分类号： | G11C17/14 | 分类号： | G11C17/14;G11C17/18;H01L27/115 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 郭辉 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了包括电场可编程薄膜的交叉点存储阵列器件，在所述电场可编程薄膜中具有以多位形式存储的数据。还提供了包括交叉点存储阵列器件的数据处理装置，所述器件中具有以多位形式存储的数据。还提供了在交叉点存储阵列器件中存储多位数据的方法，以及所述器件的使用方法。 | ||
| 搜索关键词： | 包含 数据 器件 | ||
【主权项】：
1.一种在包括交叉点存储阵列的存储器件中存储多位数据的方法，该方法包括：提供位线阵列；提供字线阵列；提供至少一个包括电场可编程薄膜的存储单元，所述电场可编程薄膜(i)位于位线阵列内的至少一条位线和字线阵列内的至少一条字线之间的空间交点内，并且(ii)与所述至少一条位线和至少一条字线电耦合；通过在所述至少一个存储单元中的至少一个之内跨电场可编程薄膜施加程序电压，将所述至少一个存储单元中的至少一个编程为至少三个不同数据状态中的一个，从而向交叉点存储阵列写入数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于罗门哈斯电子材料有限公司，未经罗门哈斯电子材料有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610101335.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体器件及其操作方法、装置和计算机可读存储介质-202211226067.8
- 亚历山大;俞剑 - 浙江力积存储科技有限公司
- 2022-10-09 - 2023-03-03 - G11C17/14
- 本发明提供了一种半导体器件的操作方法，所述半导体器件包括多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器，所述操作方法包括：加载一熔断器组内的第一熔断器，获取第一熔断器的数据；根据所述第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理。本发明通过针对性的对使用的熔断器组进行加载，从而减少了熔断器加载的时间，提高了加载效率。本发明还提供了一种半导体器件及其操作装置，计算机可读存储介质。
- 一种eFuse读写电路-202210479164.1
- 王肖攀;邱雷 - 同济大学
- 2022-05-05 - 2022-08-05 - G11C17/14
- 本发明涉及半导体技术领域，特别涉及一种eFuse读写电路，所述eFuse读写电路包括控制逻辑、编程电路和读取电路三部分。控制逻辑用于控制电路在编程状态和读取状态之间根据需要进行相应切换，通过分离读写操作，可以使编程电压的选取更加灵活，可以在更大范围内寻找eFuse的最佳编程电压，同时可以降低读取操作所需的电压；编程电路用于烧写eFuse熔丝；读取电路用于将能反映熔丝阻值大小的电流信号进行输出。本发明的eFuse读写电路可以通过读取电路的输出电流值估计出编程后熔丝的阻值量级，从而确定编程效果，可以更加高效地寻找对熔丝编程的最佳条件。
- 向一次性编程数据提供安全性的系统和方法-201780024034.6
- A·科塔;允思相;B·库本德兰 - 高通股份有限公司
- 2017-03-17 - 2022-07-22 - G11C17/14
- 一种方法包括：从处理芯片的一次性编程(OTP)存储器读取多个字，其中，字中的每个字包括用于芯片的安全数据和对应于校验模式的位；将对应于校验模式的位与预编程的校验模式进行比较；基于将对应于校验模式的位与预编程的校验模式进行比较，来检测错误；以及响应于检测到错误，由处理芯片执行动作。
- 具有差分架构的2T2R阻变式存储器、MCU及设备-201980000337.3
- 姚国峰;沈健 - 深圳市汇顶科技股份有限公司
- 2019-03-06 - 2021-11-09 - G11C17/14
- 本申请提供一种具有差分架构的2T2R阻变式存储器、MCU及设备。该存储器包括多个存储单元构成的存储单元阵列；每个存储单元包括第一晶体管、第二晶体管、第一阻变器件和第二阻变器件；第一晶体管的栅极和第二晶体管的栅极连接在同一根字线上，第一晶体管的源极和第二晶体管的源极分别连接在第一位线和第二位线上，第一晶体管的漏极与第一阻变器件的第一电极连接，第二晶体管的漏极与第二阻变器件的第一电极连接，第一阻变器件的第二电极和第二阻变器件的第二电极连接在同一根源线上；第一阻变器件与第二阻变器件的第一电极位于同一层，第一阻变器件与第二阻变器件的第二电极位于同一层。从而可以保证所述存储器的可靠性。
- 一次性编程存储器装置-202011389587.1
- 赖昇志;林仲德 - 台湾积体电路制造股份有限公司
- 2020-12-01 - 2021-06-18 - G11C17/14
- 本公开提供一次性编程存储器装置。一次性编程存储器装置包括一源极线、一位元线、一通道隔离结构、一通道结构、一垂直栅极电极以及一栅极介电层。源极线设置在底部介电层上方。位元线在第一方向上直接设置在源极线上方。通道隔离结构直接设置在源极线和位元线之间。在垂直于第一方向的第二方向上，通道结构设置在源极线与位元线之间并位于通道隔离结构旁边。垂直栅极电极在第一方向上从底部介电层延伸到位元线，并在第二方向上设置在通道隔离结构的旁边。栅极介电层设置在垂直栅极电极与位元线、源极线和通道结构之间。
- 反熔丝存储单元电路、阵列电路及其读写方法-201910931356.X
- 李新 - 长鑫存储技术有限公司
- 2019-09-29 - 2021-03-30 - G11C17/14
- 本发明提供一种反熔丝存储单元电路、阵列电路及其读写方法，本发明的优点在于：1、本发明反熔丝存储单元电路是纯组合电路，相比时序电路，在延迟若干时间之后，所有通路都被关闭，且整个电路没有逻辑动作，静态功耗更低，功耗近似为0；2、本发明反熔丝存储单元电路通过开关和逻辑运算模块的设计，实质上构成了两个正反馈回路，使得读出电路可以更可靠的读出“0”或“1”；3、本发明反熔丝存储单元电路可以省去复杂的时序控制部分，甚至读出电路的输出OUTA/OUTB可以不用锁存，直接作为反熔丝的编码输出。4、本发明反熔丝存储单元电路版图布局布线灵活。
- 一次性可编程存储器单元和存储器阵列-201710652409.5
- K·凯默;M·巴特尔斯;H·菲克 - 英飞凌科技股份有限公司
- 2017-08-02 - 2021-03-19 - G11C17/14
- 在此公开了一次性可编程存储器单元和存储器阵列。提供了存储器单元和相应的存储器阵列。存储器单元包括可熔元件和与可熔元件邻近布置的双极晶体管。
- 数据存储装置、系统级芯片、无线电器件和设备-202011119734.3
- 安发志;周文婷 - 加特兰微电子科技（上海）有限公司
- 2020-10-19 - 2021-03-05 - G11C17/14
- 本申请提供一种数据存储装置、系统级芯片、无线电器件和设备，在该数据存储装置中设置有中央处理器、读写控制模块和一次性可编程存储器依次连通的第一通路，以及自动测试机台端口、读写控制模块和一次性可编程存储器依次连通的第二通路，在系统级芯片的功能测试阶段，自动测试机台可通过第二通路将系统级芯片的特定信息写入上述一次性可编程存储器。在系统级芯片的应用阶段，中央处理器可通过第一通路实时控制一次性可编程存储器的数据读写操作，从而实现和该内部处理器关联的软件对一次性可编程存储器的读写控制。解决了系统级芯片的功能测试阶段难以向E‑fuse中正确地写入信息，以及从E‑Fuse中正确地读取信息的问题。
- 反熔丝存储单元电路及阵列电路-201921654359.5
- 李新 - 长鑫存储技术有限公司
- 2019-09-29 - 2020-04-07 - G11C17/14
- 本实用新型提供一种反熔丝存储单元电路及阵列电路，本实用新型的优点在于：1、本实用新型反熔丝存储单元电路是纯组合电路，相比时序电路，在延迟若干时间之后，所有通路都被关闭，且整个电路没有逻辑动作，静态功耗更低，功耗近似为0；2、本实用新型反熔丝存储单元电路通过开关和逻辑运算模块的设计，实质上构成了两个正反馈回路，使得读出电路可以更可靠的读出“0”或“1”；3、本实用新型反熔丝存储单元电路可以省去复杂的时序控制部分，甚至读出电路的输出OUTA/OUTB可以不用锁存，直接作为反熔丝的编码输出。4、本实用新型反熔丝存储单元电路版图布局布线灵活。
- 多位元三维印录存储器的偏置印录方法-201610925983.9
- 张国飙 - 杭州海存信息技术有限公司
- 2016-10-24 - 2018-05-01 - G11C17/14
- 本发明提出一种多位元三维印录存储器的偏置印录方法。对应于不同数码位的数据掩膜图形被合并到同一数据掩膜版上。在不同的印录步骤中，晶圆相对于数据掩膜版的偏置量不同。因此，来自同一数据掩膜版的数据图形被印录到不同数码位的数据录入膜中。
- 基于三模冗余加固单粒子翻转的存储器、加固方法-201310100873.5
- 邓玉良;卢国新;李洛宇;孙博文;罗春华;李孝远 - 深圳市国微电子有限公司
- 2013-03-26 - 2013-08-07 - G11C17/14
- 本发明适用于微电子集成电路设计技术领域，提供了一种基于三模冗余加固单粒子翻转的存储器，包括表决器，分别连接在表决器输入端的三个数据输出通路，以及连接在所述表决器输出端的输出缓冲模块；工作时，当三个数据输出通路中的一个或两个通路受到重离子轰击时，输出缓冲模块的输出正常。本发明提供的存储器采用三模冗余加固单粒子翻转效应以减弱PROM对于辐照的敏感度，提高PROM应用的可靠性；在辐射环境中受到辐照的影响被削弱，PROM器件对单粒子效应的敏感度降低，提高了PROM在辐射环境下的可靠性。
- 低电压和低功耗存储器-201080067067.7
- 彭泽忠;方中岳 - 四川凯路威电子有限公司
- 2010-10-08 - 2013-05-22 - G11C17/14
- 一次性可编程非易失性存储器（10）包括至少两条字线（18，20）和至少两条位线（22，24）。存储器（10）还有一个第一选择装置（14）连接到至少一条字线（20）和一条位线（22），一个栅电容元件（12）连接到至少一条字线（18）和第一选择装置（14）。存储器（10）还有一个检测装置（16）串联连接栅电容元件（12）和第一选择装置（14），检测装置（16）连接到至少两条位线(22,24)。
- 半导体器件-201080026524.8
- 鸟毛裕二 - 索尼公司
- 2010-06-08 - 2012-05-16 - G11C17/14
- 公开的是存取时间或功耗的降低与每条字线的存储位数的改善能够得到平衡的半导体器件。存储器单元阵列(1)具有存储器单元(MC)和多个单元晶体管(TRB1、TRB2)以至少一条线的宽度布置的配置，所述存储器单元(MC)包含电阻值根据流动的电流而变化的熔丝元件(F)，所述多个单元晶体管(TRB1、TRB2)并联连接至所述熔丝元件(F)。在该半导体器件中，多个单元晶体管(TRB1、TRB2)之中的要导通的单元晶体管的数目可以由要从外部输入的写入控制信号(WRITE)和内部的逻辑电路(5)(以及字线驱动器电路(4))控制。
- MOS一次可编程器件-200910057116.8
- 徐向明;胡晓明 - 上海华虹NEC电子有限公司
- 2009-04-23 - 2010-10-27 - G11C17/14
- 本发明公开了一种MOS一次可编程器件，包括一耦合电容和一NMOS，耦合电容的一端同NMOS浮栅多晶硅层相连，利用电容耦合电压使NMOS发生热电子注入，热电子穿透栅氧化势垒后存储在浮栅多晶硅层上，完成编程工作，还包括一PMOS，PMOS栅同NMOS浮栅共用同一多晶硅层，PMOS漏极初始状态阈值电压为负，编程后存储在浮栅晶硅层上的电子使PMOS沟道反型，阈值电压为正，基于编程前后PMOS沟道电流的变化，区分存储单元意义上的0和1。该MOS一次可编程器件能用零伏电压读取数据，而且具有非常大的编程前后电流差异窗口。
- 一次编程电阻随机存储单元、阵列、存储器及其操作方法-200910050101.9
- 林殷茵;金钢;尹明;张佶;吴雨欣;解玉凤 - 复旦大学
- 2009-04-27 - 2010-10-27 - G11C17/14
- 本发明属存储器技术领域，涉及一种一次编程电阻随机存储单元、阵列、存储器及其操作方法。本发明提供的一次编程电阻随机存储单元使用二元或者二元以上的多元金属氧化物作并具有2T2R的结构特点，通过第一个存储电阻和第二个存储电阻的状态组合差异来代表存储状态“1”和“0”。该发明的一次编程电阻随机存储单元、阵列、存储器不容易受工艺偏差的影响，并具有读取速度快、读写容限高、不挥发的特点。
- 可编程只读存储器-200910166223.4
- Z·陈;S·库尔卡尼;K·张 - 英特尔公司
- 2009-08-20 - 2010-02-24 - G11C17/14
- 公开了一种存储单元的阵列。所述存储单元包括熔丝和至少一个晶体管。晶体管用于控制熔丝的编程或读出。将编程电压应用到第一和第二导电层的堆。该堆的第一部分将编程电压耦合到单元中的晶体管的一端。该堆的第二部分将编程电压耦合到另一个单元中的晶体管的一端。
- 三维阵列半导体存储设备及其修复方法-200910003208.8
- 金杜坤;朴起台 - 三星电子株式会社
- 2009-01-15 - 2009-08-05 - G11C17/14
- 本发明公开了一种三维阵列半导体存储设备及其修复方法。一种非易失性存储设备包括三维(3D)单元阵列、列选择电路和熔丝块。该3D单元阵列包括位于相应堆叠衬底层中的多个单元阵列，所述单元阵列共享位线。列选择电路选择包括在3D单元阵列中的存储单位。熔丝块控制列选择电路利用位于3D单元阵列中的多个冗余位线之一来修复有缺陷的列。
- 包含多位数据的器件-200610101335.8
- C·卡特勒;E·C·戈里尔;C·R·斯兹曼达 - 罗门哈斯电子材料有限公司
- 2006-07-07 - 2007-01-24 - G11C17/14
- 提供了包括电场可编程薄膜的交叉点存储阵列器件，在所述电场可编程薄膜中具有以多位形式存储的数据。还提供了包括交叉点存储阵列器件的数据处理装置，所述器件中具有以多位形式存储的数据。还提供了在交叉点存储阵列器件中存储多位数据的方法，以及所述器件的使用方法。
- 非易失性半导体存储装置及其制造方法-200610009499.8
- 小渕雅宏 - 三洋电机株式会社
- 2006-02-23 - 2006-09-06 - G11C17/14
- 本发明提供一种非易失性半导体存储装置及其制造方法，可实现OTP存储器单元的小型化和制造工艺、成本的大幅的节约。在OTP存储器的单元晶体管的漏区D内形成成为电容器的下部电极的嵌入层(8)(BN+)，在该嵌入层(8)上形成可通过从数据线(DL)施加的规定的电压而绝缘破坏的膜厚薄的电容器绝缘膜(7a、7b)，在该电容器绝缘膜(7a、7b)上、场氧化膜(2)上形成成为电容器的上部电极的导电层(10)。此外，使嵌入层(8)(BN+)与高浓度的漏区(13)(N+)一部分重叠。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
