[发明专利]新型不可挥发存储器的工艺波动性控制方法无效
| 申请号： | 200810038218.0 | 申请日： | 2008-05-29 |
| 公开（公告）号： | CN101286356A | 公开（公告）日： | 2008-10-15 |
| 发明（设计）人： | 赵长虹;林殷茵 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | G11C7/02 | 分类号： | G11C7/02;G11C7/04;G11C29/12 |
| 代理公司： | 上海正旦专利代理有限公司 | 代理人： | 陆飞;盛志范 |
| 地址： | 20043*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于超大规模数字集成电路技术领域，具体为一种新型不可挥发存储器的工艺波动性控制方法，该方法将新型不可挥发存储器的工艺波动性控制与其测试相结合，利用测试过程对存储阵列的读写和相应的控制电路实现对新型不可挥发存储器的工艺波动性控制。与现有的工艺波动性控制方法相比，本发明的优点在于在实现对工艺波动性控制的同时，不增加存储器芯片的面积，从而不增加生产成本。 | ||
| 搜索关键词： | 新型 不可 挥发 存储器 工艺 波动性 控制 方法 | ||
【主权项】：
1、一种不可挥发存储器的工艺波动性控制方法，其特征在于将不可挥发存储器的工艺波动性控制与其测试相结合，将工艺波动性控制逻辑嵌入存储器的内嵌自测试控制电路，利用测试过程中对存储器的读写实现新型不可挥发存储器的工艺波动性控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810038218.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种软件保护方法
- 下一篇：一种智能锁舌孔以控制锁舌进出来开关门的系统及方法
- 同类专利
- 用于补偿输入接收器电路处的串扰噪声的设备和方法-202280011491.2
- R·斯里拉曼尼;D·B·彭妮 - 美光科技公司
- 2022-01-04 - 2023-09-12 - G11C7/02
- 信号线的输入接收器电路可从其它信号线接收输入以减少所述信号线上存在的串扰噪声。在一些实例中，所述输入接收器电路可包含具有可编程宽度的晶体管。在一些实例中，所述输入接收器电路可包含具有可编程电流的偏压电流产生器。可基于另一信号线引入的串扰噪声的量来编程所述宽度和/或电流。在一些实例中，所述输入接收器电路可包含电阻和/或电容。在一些实例中，所述电阻器和/或电容器可为可编程的。可基于所述信号线上的所述串扰噪声的持续时间来编程所述电阻和/或电容。
- 使用非线性滤波方案的存储器系统及其读取方法-201910018564.0
- 陈东燮;尹弼相;孙弘乐;孔骏镇;沈荣燮;韩真晚 - 三星电子株式会社
- 2017-01-12 - 2023-04-07 - G11C7/02
- 提供了非易失性存储器系统及其控制方法。一种非易失性存储器系统包括：非易失性存储器件，包括多个存储单元，多个存储单元构成多个存储块并且每个存储块包括多个页；以及存储器控制器，被配置为施加位于第一读电平的读电压以从多个存储单元当中的所选择的存储单元读数据，在施加导致读失败时传输命令到非易失性存储器件以请求特定电压范围的多个采样值，其中多个采样值中的每一个与具有位于特定电压范围的阈值电压的所选择的存储单元的数量相对应，响应于命令从所述非易失性存储器件接收采样值，施加非线性滤波到所接收的采样值以生成经滤波的值，以及基于经滤波的值将读电压设置为第二读电平，其中，经滤波的值中的每一个指示具有位于特定电压范围的阈值电压的所选择的存储单元的数量，并且非易失性存储器件还包括用于生成采样值的位计数器。
- 多平面存储器装置中并行平面存取期间的降噪-202180048498.7
- T·皮耶克尼 - 美光科技公司
- 2021-07-09 - 2023-03-14 - G11C7/02
- 一种存储器装置包含存储器阵列，其包括多个平面；和多个独立平面驱动电路。所述存储器装置另外包含控制逻辑以跟踪所述多个独立平面驱动电路的状态，并且检测与所述多个独立平面驱动电路中的第一独立平面驱动电路相关联的安静事件的发生。所述控制逻辑另外确定与所述多个独立平面驱动电路中的第二独立平面驱动电路相关联的高噪声事件是否正在并发地发生。响应于确定与所述第二独立平面驱动电路相关联的所述高噪声事件正在并发地发生，所述控制逻辑确定所述第一独立平面驱动电路是否具有高于所述第二独立平面驱动电路的优先级的优先级。响应于确定所述第一独立平面驱动电路具有高于所述第二独立平面驱动电路的优先级的优先级，所述控制逻辑暂停与所述第二独立平面驱动电路相关联的所述高噪声事件并且准许与所述第一独立平面驱动电路相关联的所述安静事件发生。
- 接收侧串扰消除-202080020196.4
- W·A·斯皮尔科;P·迈尔;M·布罗克斯;M·D·里希特;T·海因 - 美光科技公司
- 2020-03-09 - 2022-10-18 - G11C7/02
- 本申请涉及接收侧串扰消除。经由不同发射线接收多个信号的装置可包含用于消除串扰的电路。所述电路可包含与多个接收电路的输入耦合的一或多个电容器或电感器。所述电路还可包含与所述接收电路耦合的一组电阻器。在一些情况下，所述装置可动态地配置所述消除电路以提供特定消除带宽或强度。在此类情况下，所述装置可自主地或基于来自另一装置的控制信息而配置所述电路。
- 微电子装置中的短时脉冲波干扰检测及相关装置、系统和方法-202111504523.6
- L·H·恩古耶;D·C·马杰鲁斯;T·J·戈姆 - 美光科技公司
- 2021-12-10 - 2022-06-21 - G11C7/02
- 本文中描述了微电子装置中的短时脉冲波干扰检测及相关方法、装置和系统。装置可检测信号的数个脉冲并将其与定时孔径比较以确定所述数个脉冲中是否有任一个脉冲是短时脉冲波干扰。可基于定时信号和/或一或多个脉冲宽度阈值的所述定时孔径可限定是可接受脉冲还是有问题的短时脉冲波干扰。
- 用于阻变存储器阵列的参考电压发生器-201880071320.2
- 尼古拉斯·亨德里克森 - 纽蒙有限公司
- 2018-11-02 - 2022-03-15 - G11C7/02
- 提供了一种用于将数据存储在磁随机存取存储器(MRAM)中的设备。该MRAM可以将数据存储在一个或多个基于阻变的存储器单元中，并且可以包括多个比较器，以将基于该基于阻变的存储器单元产生的电压与参考电压进行比较，以确定存储的逻辑状态。在一些实施方式中，参考电压可以由多个基于阻变的存储器单元产生。通过将不同的逻辑状态存储在基于阻变的存储器单元内，可以将参考电压调节得更高或更低。
- 用于SRAM应用的单端位线电流读出放大器-201680053778.6
- A·福里特斯彻;S·卡尔亚楠苏德拉曼;M·B·库格尔;J·皮利尔 - 国际商业机器公司
- 2016-09-01 - 2021-08-27 - G11C7/02
- 用于SRAM应用的单端位线电流检测放大器本发明涉及用作存储器单元组的存储器布置中的读出放大器的电流感测读出放大器，其中在每个存储器单元组中，单元包括至少一个通过位线连接到读出放大器的读出端口，并且其中所述读放大器连接到数据输出。电流感测读出放大器包括电压调节器，以将位线电压保持在电源电压以下和地之上的恒定电压电平；测量电路，用于检测输入信号中的高电流值和低电流值；以及发生器在检测到高电流值输入时产生高电压电平输出信号，并且当检测到低电流电平值时产生低电压电平输出信号。
- 判决反馈均衡电路的流水线型多路复用器环架构-201680049913.X
- 洪霍 - 华为技术有限公司
- 2016-03-10 - 2021-07-09 - G11C7/02
- 描述了用于判决反馈均衡的电路(300，400)、设备和方法。判决反馈电路(300)可以包括多个判决反馈均衡(decision feedback equalizer，简称DFE)支路，每个DFE支路包括：预计算阶段(305)，用于生成一组抽头调整输入，其中每个抽头调整输入对应同一个DFE支路的之前输出的可能值；判决反馈阶段(306)，包括多路复用器电路，用于基于其它DFE支路的抽头调整输入从所述抽头调整输入组中选择至少一个输出。针对所述多个DFE支路中的至少第一DFE支路，所述多个DFE支路中的至少第一DFE支路的判决反馈阶段(306)中的多路复用器电路的至少一条选择线是来自所述多个DFE支路的第二DFE支路的多路复用器电路的中间值。
- 一种抗瞬态剂量率翻转加固DSP电路-202110217810.2
- 薛海卫;沈婧 - 中国电子科技集团公司第五十八研究所
- 2021-02-26 - 2021-06-22 - G11C7/02
- 本发明公开一种抗瞬态剂量率翻转加固DSP电路，DSP电路在单元和模块上实现抗瞬态剂量率翻转加固，包括采用抗瞬态剂量率翻转自刷新三模时序单元以及采用DICE存储单元加固的片内存储器，抗瞬态剂量率翻转加固DSP电路，由DSP内核、片内加固存储器、时钟管理、片内外设、片内地址数据总线组成，抗瞬态剂量率翻转加固DSP电路，其内核外设寄存器采用自刷新三模冗余时序单元，抗瞬态剂量率翻转加固DSP电路，其片内的SRAM存储器采用冗余加固结构，包括12管存储位单元、数据输入输出电路双路冗余、地址输入电路的DICE结构及时钟的滤波。通过从寄存器时序单元、片内SRAM存储器上进行了抗瞬态剂量率翻转加固措施，使整个电路具有抗瞬态剂量率翻转性能。
- 半导体存储器件-201710853633.0
- 金珍儿 - 爱思开海力士有限公司
- 2013-01-24 - 2021-04-20 - G11C7/02
- 本发明公开了一种半导体存储器件，所述半导体存储器件包括(部分地)：第一数据I/O块和第二数据I/O块。在写入操作期间，第一数据I/O块将经由第一焊盘供应的输入数据传送第一全局I/O线，并且还产生写入内部信号。第二数据I/O块响应于监控使能信号而将写入内部信号传送到第二焊盘。在读取操作期间，第一数据I/O块将数据从第一全局I/O线供应到第一焊盘，并且还产生读取内部信号。第二数据I/O块响应于监控使能信号而将读取内部信号传送到第二焊盘。
- 将数据写入至闪存的方法及相关的记忆装置与闪存-201811234287.9
- 杨宗杰 - 慧荣科技股份有限公司
- 2014-04-28 - 2020-09-08 - G11C7/02
- 本发明公开了一种将一数据写入至一闪存的方法及相关的记忆装置与闪存，其中所述闪存为一三层式储存闪存，所述闪存中的每一个储存单元以一浮栅晶体管来实现，每一个储存单元支持八个写入电压位准，且所述方法包含：逐位地调整所述数据以产生一虚拟乱码位序列；以及仅以所述八个写入电压位准中的两个特定电压位准将所述虚拟乱码位序列写入至所述闪存中。本发明可以使得写入的数据具有较佳的噪声边限。
- 存储器装置-201510479332.7
- 阿图尔·安东尼扬 - 三星电子株式会社
- 2015-08-03 - 2019-07-30 - G11C7/02
- 本发明提供了一种存储器装置，该存储器装置包括存储器阵列，该存储器阵列包括多个部分，各个部分包括多个存储器小块和至少一个参考小块。存储器装置还可包括：多个读出放大器电路，其分别对应于所述多个部分；以及多个开关电路，各个开关电路连接在对应的部分与读出放大器电路之间。各个开关电路可被构造为选择是将第一列存储器小块还是将参考小块以通信方式连接至对应的读出放大器。
- 用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法-201580027029.1
- J.金;A.利;V.马科夫 - 硅存储技术公司
- 2015-04-21 - 2018-06-05 - G11C7/02
- 本发明公开了一种在分裂栅闪存存储器单元编程过程中用于减轻干扰的改进的控制栅解码设计。在一个实施方案中，控制栅线解码器耦接至与第一扇区中的闪存存储器单元行相关联的第一控制栅线，并且耦接至与第二扇区中的闪存存储器单元行相关联的第二控制栅线。
- NAND存储器装置列充电-201410658718.X
- 弗朗姬·F·鲁帕尔瓦尔 - 美光科技公司
- 2007-02-27 - 2018-02-23 - G11C7/02
- 本发明涉及NAND存储器装置列充电。NAND快闪存储器装置及方法的实施例认识到可通过在阵列的相邻列上维持源电压来减小有效列耦合电容。在阵列操作(读取、写入及编程)之前将所述列维持在经充电状态会减小电流浪涌并改善数据读取定时。装置及方法在预充电时且在阵列存取操作之后对所述阵列列进行充电。
- 存储器装置的基于线性规划的解码-201380073919.7
- 马旭东 - 英派尔科技开发有限公司
- 2013-02-27 - 2018-01-16 - G11C7/02
- 在本文中总体描述了针对存储器装置的基于线性规划的解码的技术。在一些示例中，检测存储器单元的单元阈值电压电平。能够确定干扰所述存储器单元的干扰单元的干扰电压电平。能够根据可信度集对所述单元阈值电压电平进行解码以确定所述存储器单元的值。所述可信度集能够包括表示所述存储器单元与所述干扰单元之间的单元间干扰的线性规划的目标函数的最小化。
- 用于放大器的噪声消除系统和方法-201280020579.7
- R·卡普斯塔;C·莱登;朱海阳 - 美国亚德诺半导体公司
- 2012-03-22 - 2014-01-01 - G11C7/02
- 一种集成电路的架构允许在已对输入信号进行采样之后消除在所述集成电路中的电容器上所采样的噪声。在一序列的时钟相位期间，在选择性地控制多个开关装置之后，可以消除与任意输入信号相关的热噪声。一种辅助电容器可用来储存与所述热噪声相等的电压，并且连同噪声消除单元一起实现所述热噪声从所采样信号的消除。
- 用于具有单元间干扰的闪存的序列检测-200880104940.8
- 阳学仕;吴子宁 - 马维尔国际贸易有限公司
- 2008-08-27 - 2011-04-06 - G11C7/02
- 一种存储器集成电路(IC)包括读取模块和序列检测器模块。读取模块读取沿位线和字线之一设置的S个存储单元(单元)并且生成S个读取信号，这里S是大于1的整数。序列检测器模块基于S个读取信号和参考信号检测数据序列。该数据序列包含存储在S个单元中的数据。每个参考信号包含与S个单元中的一个单元相关的无干扰信号以及与S个单元中的另一个单元相关的干扰信号，所述S个单元中的另一个单元与所述S单元中的一个单元相邻。
- 位线耦合-200780006150.1
- 有留诚一 - 美光科技公司
- 2007-02-22 - 2009-03-18 - G11C7/02
- 本发明提供方法和设备。同时选择存储器装置的交替的位线对。每一位线对具有形成在第一垂直层级处的一个位线和形成在不同于所述第一垂直层级的第二垂直层级处的一个邻近位线。
- 动态随机存取存储器密度提高-200680036770.5
- 埃辛·特齐奥格卢;吉尔·I·威诺格拉德;莫蒂扎·C·阿夫加希 - 诺韦利克斯有限责任公司
- 2006-08-16 - 2008-12-03 - G11C7/02
- 在一个实施例中，读出放大器包括：适于放大比特线对之间的电压差的差分放大器；以及适于在关于比特线对之间的电压差的放大的差分放大器中减少偏移偏差的自偏差产生电路。
- 新型不可挥发存储器的工艺波动性控制方法-200810038218.0
- 赵长虹;林殷茵 - 复旦大学
- 2008-05-29 - 2008-10-15 - G11C7/02
- 本发明属于超大规模数字集成电路技术领域，具体为一种新型不可挥发存储器的工艺波动性控制方法，该方法将新型不可挥发存储器的工艺波动性控制与其测试相结合，利用测试过程对存储阵列的读写和相应的控制电路实现对新型不可挥发存储器的工艺波动性控制。与现有的工艺波动性控制方法相比，本发明的优点在于在实现对工艺波动性控制的同时，不增加存储器芯片的面积，从而不增加生产成本。
- 具有稳健数据读出的存储器以及读出数据的方法-200680031794.1
- B·L·翰特尔;张莎彦 - 飞思卡尔半导体公司
- 2006-08-29 - 2008-08-27 - G11C7/02
- 一种存储器(100)，包括第一(116)和第二(118)读出放大器、第一逻辑门(120)、第一三态驱动器(130)以及锁存器(180)。第一读出放大器(116)耦连到第一局部数据线并且具有用于将指示所选存储单元的状态的信号提供到第一局部数据线上的输出端子。第二读出放大器(118)耦连到第二局部数据线并且具有用于将指示所选存储单元的状态的信号提供到第二局部数据线上的输出端子。第一三态驱动器(130)具有耦连到第一逻辑门(120)的输出端子的数据输入端子，用于接收第一选择信号的控制输入端子，以及耦连到全局数据线的输出端子。锁存器(180)具有耦连到全局数据线(170)的输入/输出端子。
- 半导体器件-200710100833.5
- 都昌镐 - 海力士半导体有限公司
- 2007-04-20 - 2008-01-23 - G11C7/02
- 本发明提供一种半导体器件，其能够稳定地维持一屏蔽线之一电压电平，即使当变化一邻近线之一电压电平时亦如此。该半导体器件包括：常规线，其经配置用于传输信号；一屏蔽线，其经配置邻近于该常规线；一电平移位电路，其用于接收一在一电源电压电平与一接地电压电平之间摆动的输入信号，且将该输入信号移位为一在该电源电压电平与一低于该接地电压电平一预定电平的低电压电平之间摆动的输出信号以经由该屏蔽线输出一经移位的信号；以及一信号输入单元，其用于将经由该屏蔽线提供的信号传输至一输出节点。
- 专利分类
