[发明专利]一种二乘二取二系统的同步方法和设备

摘要

本发明实施例公开了一种二乘二取二系统的同步方法，系统具有相同的两个系，每个系中的两个进行相同动作的CPU均设有内部定时器，作为执行任务的计时时钟，两个CPU通过系内通讯单元进行通讯且分别通过相连的计时器执行复位指令，并配合可产生高频脉冲信号的公共时钟源控制系内两个CPU的同步；同时，所述两个系之间进行系间通讯，将主系的CPU同步数据传输至从系，进行主系和从系之间的同步控制，同时本发明还公开了与方法对应的设备，综上所述，由于系统内每个CPU均具有独立的内部时钟和每系均设有的外部定时器的配合，有效地避免了现有技术中由于共用时钟所造成的共模错误以及实现了系内两个CPU可采用不同软件实现同一功能的软件方面的相异性。

主权项

一种二乘二取二系统的同步方法，其特征在于，所述系统由两个结构相同的系组成，其中的一系为主系，另一系为从系，每个系均有两个进行相同动作的中央处理器CPU，分别为第一CPU和第二CPU，两个CPU分别与一个计数器相连，所述方法包括：初始化过程：主系和从系均将高频脉冲信号通过两个计数器转换成的外部定时中断信号，输入至所述相应的CPU；处于同一系的两个CPU进行信息交互，以确定各自连接的计数器能够同时产生外部定时中断信号，并指示所述各自对应的计数器复位；周期控制过程：主系两个CPU响应各自对应的计数器生成的外部定时中断信号，发出CPU周期控制开始指令，并发出系间同步中断信号；从系中两个CPU均响应所述系间同步中断信号，向各自对应的计数器发出复位指令，并与同系的另一CPU进行系内同步后向所述各自对应的计数器发出复位指令；所述从系两个CPU在各自对应的计数器执行复位指令生成与主系同步的外部定时中断信号后，响应所述与主系同步的外部定时中断信号而发出周期控制开始指令。