[发明专利]半导体存储装置以及解码方法有效

申请号：	201110276134.2	申请日：	2011-09-16
公开（公告）号：	CN102655021A	公开（公告）日：	2012-09-05
发明（设计）人：	樱田健次;内川浩典	申请（专利权）人：	株式会社东芝
主分类号：	G11C8/10	分类号：	G11C8/10;G11C7/10
代理公司：	北京市中咨律师事务所 11247	代理人：	陈海红;段承恩
地址：	日本***	国省代码：	日本;JP
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明提供一种半导体存储装置以及解码方法，存储卡通过使用基于八个阈值电压分布的概率的反复计算对存储在一个存储单元中的、作为读取单位的页不同的3位数据进行解码。存储卡具有：字线控制部(21)，其进行如下控制：选择包括用于硬位读取的七个基准电压以及用于软位读取的多个中间电压的七组电压组中、属于读取页的1位数据的读取所需的电压组，将所选择的上述电压组的电压作为读取电压施加到上述存储单元；对数似然比表存储部；以及解码器，其使用对数似然比对读取到的数据进行解码。
搜索关键词：	半导体存储装置以及解码方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种半导体存储装置，通过使用基于2N个阈值电压分布的概率的反复计算对存储在一个存储单元的、作为读取单位的页不同的N位的数据进行解码，其中上述N是2以上的自然数，其特征在于，具有：字线控制部，其进行如下控制：选择(2N‑1)组电压组中、属于读取页的1位数据的读取所需的上述电压组，将所选择的上述电压组的电压作为读取电压施加到上述存储单元，上述(2N‑1)组电压组包括：用于硬位读取的(2N‑1)个基准电压的各个；以及用于软位读取的、包括低于各个上述基准电压的电压以及高于各个上述基准电压的电压的多个中间电压；对数似然比表存储部，其存储基于各个上述读取电压的对数似然比；以及解码器，其使用存储在上述对数似然比表存储部中的与上述读取电压对应的上述对数似然比，对通过由上述字线控制部施加的上述读取电压读取到的数据进行解码。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201110276134.2/，转载请声明来源钻瓜专利网。

同类专利

用于数据解码的设备和方法-201310024380.8
发明人：李垣昌 -专利权人：三星电子株式会社
申请日： 2013-01-23 - 公布日： 2019-05-31 - 主分类号： G11C8/10
摘要：提供一种用于数据解码的设备和方法，所述设备包括：至少一个处理器块、至少一个硬件块以及存储器处理单元，其中，所述存储器处理单元用于控制所述至少一个处理器块或所述至少一个硬件块访问存储器并以最小的延迟读取或写数据。

一种新型解码器-201821952759.X
发明人：石长永 -专利权人：上海歌行电子科技有限公司
申请日： 2018-11-26 - 公布日： 2019-05-28 - 主分类号： G11C8/10
摘要：本实用新型涉及一种新型解码器，包括控制器、预解码器、块阵列、以及耦合到所述块阵列的行解码器和列解码器，所述行解码器具有字线驱动器，所述字线驱动器与所述块阵列中的块一一对应，所述控制器耦合到所述预解码器和所述列解码器，所述预解码器耦合到所述行解码器，所述控制器通过所述预解码器和所述列解码器控制所述块阵列中的位置选择。本实用新型的有益效果在于：可以减少所用晶体管的数量，从而减小存储器产品尺寸，拓展应用范围。

用于地址解码及选择存取线的设备、存储器及方法-201480070653.5
发明人：斯蒂芬·H·唐 -专利权人：美光科技公司
申请日： 2014-12-02 - 公布日： 2019-05-14 - 主分类号： G11C8/10
摘要：本发明揭示用于解码存储器地址以用于选择存储器中的存取线的设备、存储器及方法。实例设备包含：地址解码器电路，其耦合到第一及第二选择线、极性线及存取线。所述第一选择线经配置以提供第一电压，所述第二选择线经配置以提供第二电压，且所述极性线经配置以提供极性信号。所述地址解码器电路经配置以接收地址信息，且进一步经配置以响应于所述地址信息具有逻辑电平的组合及所述极性信号具有第一逻辑电平而将所述存取线耦合到所述第一选择线，且进一步经配置以响应于所述地址信息具有逻辑电平的所述组合及所述极性信号具有第二逻辑电平而将所述存取线耦合到所述第二选择线。

字线译码电路和存储器-201710011838.4
发明人：胡剑 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-01-06 - 公布日： 2019-04-16 - 主分类号： G11C8/10
摘要：一种字线译码电路和存储器，字线译码电路包括：电压检测电路，适于比较擦除电压与阈值以输出检测电压；译码偏置电压产生电路，适于根据检测电压产生译码偏置电压；字线偏置电压产生电路，适于根据检测电压产生字线偏置电压；当擦除电压大于等于阈值时，译码偏置电压和字线偏置电压均被上拉至第一电源电压，当擦除电压小于阈值时，译码偏置电压和字线偏置电压被下拉至地线电压，第一电源电压大于地线电压；译码电路，适于接收擦除电压和译码偏置电压，对数据信号进行译码以输出译码结果；选择电路，适于根据译码结果，在擦除电压和字线偏置电压中选择其中一个作为字线信号。本发明方案在保证译码准确性的同时节约了功耗。

存储器装置及其操作方法、存储器控制器的操作方法-201810413920.4
发明人：孙钟弼 -专利权人：三星电子株式会社
申请日： 2018-05-03 - 公布日： 2019-04-02 - 主分类号： G11C8/10
摘要：提供了一种基于多写命令执行数据写操作的存储器装置及其操作方法以及一种存储器控制器的操作方法。包括多个分块的存储器装置的操作方法包括步骤：接收写命令以及对应于该写命令的数据和地址；将该写命令解码；以及响应于指示写命令对应于多写命令的解码结果，利用基于接收到的地址的内部地址产生操作将相同数据一起写入两个或更多个分块中。

一种应用于静态随机存储器的锁存型流水结构高速地址译码器-201610504828.X
发明人：张景波;吴秀龙;关立军;徐晨杰;蔺智挺;彭春雨;陈军宁 -专利权人：安徽大学
申请日： 2016-06-29 - 公布日： 2018-11-06 - 主分类号： G11C8/10
摘要：本发明公开了一种应用于静态随机存储器的锁存型流水结构高速地址译码器，能够消除预译码模块造成的译码时间损耗，同时其第二级译码模块采用本发明中提出的受时钟控制的新型译码电路结构能够有效的提高第二级译码模块的译码速度，进而提高整个地址译码器的性能。特别适用于对译码速度有特殊要求的电路中，例如高性能SRAM。

基于CNFET的三值或非门及三值1-3线地址译码器-201611165143.3
发明人：汪鹏君;龚道辉;张会红;康耀鹏 -专利权人：宁波大学
申请日： 2016-12-16 - 公布日： 2018-09-18 - 主分类号： G11C8/10
摘要：本发明公开了一种基于CNFET的三值或非门及三值1‑3线地址译码器，基于CNFET的三值或非门包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管和第五CNFET，基于CNFET的三值1‑3线地址译码器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管；优点是功耗较低，延时较小。

一种利用CNFET实现的三值2-9线地址译码器-201611202797.9
发明人：汪鹏君;龚道辉;张跃军;康耀鹏 -专利权人：宁波大学
申请日： 2016-12-23 - 公布日： 2018-09-18 - 主分类号： G11C8/10
摘要：本发明公开了一种利用CNFET实现的三值2‑9线地址译码器，包括两个结构相同的三值1‑3线地址译码器、九个结构相同的三输入与非门和九个结构相同的反相器，三值1‑3线地址译码器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管；优点是与现有的3‑8线地址译码器相比，输出端相差不大，输入端数目有明显减少，可减少封装后的端口数目，提高译码效率，并且采用CNFET管来实现，功耗较低，延时较小。

一种利用CNFET实现的三值4-81线地址译码器-201611252909.1
发明人：汪鹏君;龚道辉;陈伟伟;康耀鹏 -专利权人：宁波大学
申请日： 2016-12-30 - 公布日： 2018-09-18 - 主分类号： G11C8/10
摘要：本发明公开了一种利用CNFET实现的三值4‑81线地址译码器，包括十个三值2‑9线地址译码器，三值2‑9线地址译码器包括两个结构相同的三值1‑3线地址译码器、九个结构相同的三输入与非门和九个结构相同的反相器，三值1‑3线地址译码器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管；优点是功耗较低，延时较小。

存储器的电平移位器及译码器-201410526135.1
发明人：张铭益;戴建平;沈欣彰;陈重光 -专利权人：旺宏电子股份有限公司
申请日： 2014-10-08 - 公布日： 2018-07-03 - 主分类号： G11C8/10
摘要：本发明公开了一种存储器的电平移位器及译码器。电平移位器接收具有窄电压范围的输入，并提供宽电压范围的输出。电平移位器包含具有导通(turn‑on)电压的晶体管。控制电路施加偏压至电平移位器，以使晶体管并不会接收导通电压。

源极线浮置电路、包括其的存储器件和读取其数据的方法-201410092954.X
发明人：全昌愍;徐辅永;柳泰光 -专利权人：三星电子株式会社
申请日： 2014-03-13 - 公布日： 2018-06-22 - 主分类号： G11C8/10
摘要：源极线浮置电路包括多个浮置单元。所述浮置单元分别直接接收经解码的行地址信号或所述字线的电压作为浮置控制信号。响应于行地址信号选择性地激活经解码的行地址信号。所述浮置单元在读操作中响应于所述浮置控制信号控制源极线与源电压之间的电连接。还描述了相关的器件和方法。

具有自行调整预充电全局数据线的电路-201710859127.2
发明人：萨赫勒·普里特·辛格;王俐文;马尼什·阿拉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-09-21 - 公布日： 2018-06-05 - 主分类号： G11C8/10
摘要：本发明实施例是有关具有自行调整预充电全局数据线的电路。在某些实施例中，一种存储器装置包含存储器组、全局数据线、第一个三态单元、锁存器、第二个三态单元及预充电单元。所述第一个三态单元配置于所述存储器组与所述全局数据线之间。所述锁存器经配置以基于来自所述存储器组的数据信号而提供状态信号。所述第二个三态单元配置于所述全局数据线与所述锁存器之间。在由所述第一个三态单元致使所述全局数据线与所述存储器组电隔离且由所述第二个三态单元致使所述全局数据线与所述锁存器电隔离期间，所述预充电单元取决于所述状态信号而将所述全局数据线预充电到第一中间电平或第二中间电平。

行译码器及存储器-201610069301.9
发明人：杨光军 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-01-29 - 公布日： 2018-05-25 - 主分类号： G11C8/10
摘要：一种行译码器及存储器，所述行译码器包括第一级译码电路以及第二级译码电路，其中：所述第一级译码电路，与所述第二级译码电路耦接，适于将生成的选择信号以及反相选择信号分别输入至所述第二级译码电路；所述第二级译码电路包括第一偏置电压源以及第二偏置电压源，且第一偏置电压源的输出电压值V_biasP满足：0≤V_biasP≤1/2×V_PWR±V_t，所述第二偏置电压源的输出电压值V_biasN满足：V_t≤V_biasN≤1/2×V_PWR±V_t，且V_PWR与V_biasP之差以及V_PWR与V_biasN之差均小于预设电压值。采用所述行译码器及存储器，可以减少行译码器的电路面积，降低行译码器的成本。

用于低功率多电平经编码信号的方法及设备-201380023844.1
发明人：蒂莫西·M·霍利斯 -专利权人：美光科技公司
申请日： 2013-05-17 - 公布日： 2018-03-06 - 主分类号： G11C8/10
摘要：本发明揭示用于提供多电平经编码信号的方法及设备。设备可包含编码电路及多电平编码器。所述编码电路可经配置以接收数据且至少部分地基于所述数据而提供经编码数据。所述多电平编码器可耦合到所述编码电路且经配置以接收所述经编码数据。所述多电平编码器可进一步经配置以至少部分地响应于接收到所述经编码数据而将所述经编码数据提供到总线作为多电平信号。

存储控制装置、存储装置和处理方法-201310146885.1
发明人：藤波靖;足立直大;石井健;大久保英明;筒井敬一;中西健一;新桥龙男 -专利权人：索尼公司
申请日： 2013-04-25 - 公布日： 2017-09-08 - 主分类号： G11C8/10
摘要：一种存储控制装置包括命令译码器和命令处理部分。所述命令译码器判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字。当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行命令的处理中的那些操作，其中在基板和位线之间施加相等电压作为驱动电压。

存储器阵列平面选择-201380044661.8
发明人：钟沅·李;詹保罗·斯帕迪尼 -专利权人：美光科技公司
申请日： 2013-08-29 - 公布日： 2017-06-20 - 主分类号： G11C8/10
摘要：本发明提供存储器阵列及形成所述存储器阵列的方法。实例存储器阵列可包含具有布置于矩阵中的多个存储器单元及多个平面选择装置的至少一个平面。所述多个存储器单元的群组以通信方式耦合到多个平面选择装置中的相应平面选择装置。具有元件的解码逻辑形成于衬底材料中且以通信方式耦合到所述多个平面选择装置。所述多个存储器单元及所述多个平面选择装置未形成于所述衬底材料中。

一种应用于静态随机存储器的锁存型流水结构高速地址译码器-201620678208.3
发明人：张景波;吴秀龙;关立军;徐晨杰;蔺智挺;彭春雨;陈军宁 -专利权人：安徽大学
申请日： 2016-06-29 - 公布日： 2017-04-12 - 主分类号： G11C8/10
摘要：本实用新型公开了一种应用于静态随机存储器的锁存型流水结构高速地址译码器，能够消除预译码模块造成的译码时间损耗，同时其第二级译码模块采用本实用新型中提出的受时钟控制的新型译码电路结构能够有效的提高第二级译码模块的译码速度，进而提高整个地址译码器的性能。特别适用于对译码速度有特殊要求的电路中，例如高性能SRAM。

应用于NVM芯片的失效位图分析方法-201310726710.8
发明人：曾志敏 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-12-25 - 公布日： 2015-07-01 - 主分类号： G11C8/10
摘要：本发明公开了一种应用于NVM芯片的失效位图分析方法，该方法从芯片外部由具有位图分析功能的测试仪输入HV信号，测试芯片的擦除、编程、读取功能，用位图分析方法进行分析，存储单元阵列中，缺陷附近的行或列在位图中表现为读取错误，远离缺陷的行或列在位图中表现为读取正确，根据位图反映的缺陷特征信息分析失效机理和定位失效位置。本发明通过改进常规的失效位图分析方法，将HV信号由芯片内部Pump电路模块产生改为由芯片外部测试仪输入，从而在NVM存储阵列全部存储单元Read失效的情况下，得到了失效芯片的具有缺陷特征的位图信息，不仅突破了常规位图分析方法的限制，而且大大提高了位图分析定位的有效性和适用范围。

非挥发性存储器列地址解码电路-201310134708.1
发明人：傅俊亮;冯国友 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-04-18 - 公布日： 2014-10-22 - 主分类号： G11C8/10
摘要：本发明公开了一种非挥发性存储器列地址解码电路，具有一或非门nor2连接一反向器inv组成的逻辑电路，还包括：一电压转换器LS，其输入端连接反向器inv的输入和输出端，其输出端连接PMOS管P0和NMOS管NO的栅极，PMOS管P0的漏极和NMOS管NO的漏极相连作为列线ylv，所述逻辑电路为1.5V低压电路经电压转换器LS转换为5V高压。本发明的非挥发性存储器列地址解码电路与现有的非挥发性存储器列地址解码电路相比能减小版图面积，能提高读写速度，能缩短列线建立时间。

具有译码装置的存储器装置及其制造方法-201310015908.5
发明人：陈士弘 -专利权人：旺宏电子股份有限公司
申请日： 2013-01-16 - 公布日： 2014-07-16 - 主分类号： G11C8/10
摘要：本发明公开了一种由阵列阶层隔开的装置阶层中具有译码装置的存储器装置及其制造方法。该存储器装置具有存储器阵列与外围电路，而存储器阵列形成在阵列阶层，外围电路包括译码装置与其他外围电路，而外围电路形成在装置阶层中。存储单元阵列具有一边缘，边缘定义柱体，而柱体延伸至存储单元阵列的上方与下方。译码装置与其他外围电路或至少部分译码装置与其他外围电路设置在装置阶层中的柱体内。存储器装置结构亦包括在垫阶层中的多个垫片。第一多条层间导电线电性耦接译码装置至在存储单元阵列中的位线与字线。

具有金属-绝缘体-金属阈值开关的解码器电路-201180074578.6
发明人： M.D.皮克特;G.M.里贝罗 -专利权人：惠普发展公司;有限责任合伙企业
申请日： 2011-11-04 - 公布日： 2014-06-25 - 主分类号： G11C8/10
摘要：描述了具有负差分电阻（NDR）器件的解码器电路。在示例中，解码器电路包括：接收选择信号的多个输入线路；提供电压偏置的偏置逻辑；提供输出信号的多个输出线路；以及被耦合到多个输入线路、偏置逻辑和多个输出线路的多个金属-绝缘体-金属（MIM）阈值开关。多个MIM阈值开关中的每一个操作为电流控制的正电阻或负电阻，用以把选择信号的输入逻辑状态映射到输出信号的输出逻辑状态。

一种电平移位电路-201410005964.5
发明人：黄明永;杨光军 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-01-07 - 公布日： 2014-04-16 - 主分类号： G11C8/10
摘要：本发明涉及一种电平移位电路。所述电平移位电路包括：电流提供单元，适于提供控制电流；电平移位单元，包括适于输入第一电平信号的信号输入节点和适于输出第二电平信号的信号输出节点；所述电平移位单元与所述电流提供单元连接，适于输入所述控制电流，以控制所述输出节点的电平转换速率。本发明能够控制电平移位电路在不同高电平下的电平转换速率。

用于双功率存储器的预解码器及双功率存储器-201310143354.7
发明人：王嘉维 -专利权人：联发科技股份有限公司
申请日： 2013-04-23 - 公布日： 2013-10-30 - 主分类号： G11C8/10
摘要：本发明提供一种用于双功率存储器的预解码器及双功率存储器。预解码器用于提供脉冲信号至双功率轨道字符线驱动器。预解码器包括时钟发生器、地址锁存与解码器、电平转换器以及处理单元。时钟发生器根据时钟产生第一信号，其中第一信号通过第一供应电压供电。地址锁存与解码器，根据第一信号解码地址以获得第二信号。电平转换器，根据第一信号产生第三信号，其中第三信号通过高于第一供应电压的第二供应电压供电。处理单元，根据第二信号和第三信号产生脉冲信号，其中脉冲信号通过第二供应电压供电。本发明所提出的用于双功率存储器的预解码器及双功率存储器，由于电平转换器设置在预解码器中，可使时钟周期不受影响。

命令译码器-201210331527.3
发明人：赵龙德 -专利权人：爱思开海力士有限公司
申请日： 2012-09-07 - 公布日： 2013-09-11 - 主分类号： G11C8/10
摘要：本发明公开了一种命令译码器。所述命令译码器包括输入缓冲器，被配置用于根据参考电压而在时钟脉冲信号的第一边沿、第二边沿、第三边沿以及第四边沿缓冲并接收具有地址信息和命令信息的命令地址信号；锁存电路，被配置用于在时钟脉冲信号的第一边沿和第三边沿锁存从输入缓冲器输出的命令地址信号，以产生并输出锁存信号；第一命令发生器，被配置用于在时钟脉冲信号的第一边沿将从锁存电路输出的锁存信号译码，以产生并输出第一内部命令；以及第二命令发生器，被配置用于在时钟脉冲信号的第三边沿将从锁存电路输出的锁存信号译码，以产生并输出第二内部命令。

存储器中的参考单元写入操作-201180015331.7
发明人：金正丕;哈利·M·拉奥;李霞 -专利权人：高通股份有限公司
申请日： 2011-03-25 - 公布日： 2012-12-12 - 主分类号： G11C8/10
摘要：本发明揭示一种选择用于写入操作的参考电路的方法。所述方法包括基于行解码电路和列解码电路的输出而选择用于写入操作的参考电路。所述参考电路与存储器阵列中的多个存储器单元中的至少一者的写入操作同时地编程而不需要外部参考电路写入命令。

半导体存储装置以及解码方法-201110276134.2
发明人：樱田健次;内川浩典 -专利权人：株式会社东芝
申请日： 2011-09-16 - 公布日： 2012-09-05 - 主分类号： G11C8/10
摘要：本发明提供一种半导体存储装置以及解码方法，存储卡通过使用基于八个阈值电压分布的概率的反复计算对存储在一个存储单元中的、作为读取单位的页不同的3位数据进行解码。存储卡具有：字线控制部(21)，其进行如下控制：选择包括用于硬位读取的七个基准电压以及用于软位读取的多个中间电压的七组电压组中、属于读取页的1位数据的读取所需的电压组，将所选择的上述电压组的电压作为读取电压施加到上述存储单元；对数似然比表存储部；以及解码器，其使用对数似然比对读取到的数据进行解码。

电流共享型存储器的地址解码器-201210109999.4
发明人：刘新宇;陈建武;吴旦昱;周磊;武锦;金智 -专利权人：中国科学院微电子研究所
申请日： 2012-04-13 - 公布日： 2012-08-15 - 主分类号： G11C8/10
摘要：本发明公开了一种电流共享型存储器的地址解码器，该地址解码器包括多个带有电流共享端口的地址解码电路，每个地址解码电路的电流共享端口连接在一起，实现共享驱动电流，以增加地址解码器的驱动能力。地址解码电路由地址解码单元和驱动单元构成，其中地址解码单元实现对存储器地址的解码，输出差分形式解码信号；驱动单元采用有源下拉电路，对解码信号进行放大后输出单端驱动信号，并提供下拉电流用以驱动存储阵列构成的等效电容，并提供电流共享端口。本发明的优点在于采用有源下拉电路增强解码电路的驱动能力，并提供电流共享端口，具有电路结构简单、电路稳定、功耗低、工作速度快、驱动能力强等特点。

存储数据译码方法,装置以及设备-200910059383.9
发明人：张琴 -专利权人：成都市华为赛门铁克科技有限公司
申请日： 2009-05-21 - 公布日： 2010-11-24 - 主分类号： G11C8/10
摘要：本发明实施例公开了存储数据的译码方法、装置和设备，包括对读取的存储数据进行编码生成所述存储数据的译码校验位，对所述读取的存储数据的编码校验位和所述译码校验位进行比较，若所述编码校验位和所述译码校验位不一致，对所述存储数据进行译码得到译码后的存储数据，将译码后的所述存储数据发送给需求端，若所述编码校验位和所述译码校验位一致，直接将所述存储数据发送给需求端以优化纠错码电路中编码电路和译码检错电路减少资源耗用。

非线性导体存储器-200880114065.1
发明人： D·R·谢泼德 -专利权人：康拓半导体股份有限公司
申请日： 2008-09-11 - 公布日： 2010-09-22 - 主分类号： G11C8/10
摘要：一种高速、低功率存储器装置，包括非线性导体的阵列，其中存储、地址译码和输出检测都使用二极管或者其它非线性导体来实现。在多个实施例中，行和列电阻器可以在连接到未选择的行或者列时的高电阻和连接到选择的行和列的低电阻之间转换。

存储器控制器与解码器-200910001462.4
发明人：李正昇 -专利权人：华邦电子股份有限公司
申请日： 2009-01-09 - 公布日： 2010-07-14 - 主分类号： G11C8/10
摘要：本发明提供一种存储器控制器与解码器。所述解码器适用于存储器控制器。所述解码器包括第一至第四晶体管。第一至第四晶体管的栅极分别耦接第一至第四控制信号。第一晶体管的第一端与第二端分别耦接第一电压与第二晶体管的第一端。第三、第四晶体管的第一端与第二端分别耦接第二晶体管的第二端与第二电压。当第一、第二晶体管截止时，第二控制信号的电压小于第一控制信号的电压。如此一来可降低晶体管的栅极引发漏极漏电流。

专利分类

G 物理

G11 信息存储
G11C 静态存储器
G11C8-00 数字存储器中用于地址选择的装置
G11C8-02 .应用选择矩阵的
G11C8-04 .采用时序寻址器件的，例如，移位寄存器、计数器
G11C8-06 .地址接口装置，例如，地址缓冲器
G11C8-08 .字线控制电路，例如，用于字线的驱动器、增强器、上拉电路、下拉电路、预充电电路
G11C8-10 .译码器

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体存储装置以及解码方法有效

专利文献下载