[发明专利]高压CMOS集成结构及其制造方法

摘要

本发明提供一种高压CMOS集成结构及其制造方法。该高压CMOS集成结构包括P型衬底、高压PMOS、非隔离型高压NMOS、隔离型高压NMOS和隔离区；所述高压PMOS、所述非隔离型高压NMOS、所述隔离型高压NMOS与所述隔离区分别设置在所述P型衬底中；所述隔离区设置在所述非隔离型高压NMOS与所述隔离型高压NMOS之间。本发明通过将高压PMOS、非隔离型高压NMOS、隔离型高压NMOS和隔离区直接设置在P型衬底中，不需要外延层和掩埋层，降低了制作及工艺成本。

主权项

一种高压CMOS集成结构，其特征在于，包括：P型衬底、高压PMOS、非隔离型高压NMOS、隔离型高压NMOS和隔离区；所述高压PMOS、所述非隔离型高压NMOS、所述隔离型高压NMOS与所述隔离区分别设置在所述P型衬底中；所述隔离区设置在所述非隔离型高压NMOS与所述隔离型高压NMOS之间；所述P型衬底为不包含外延层的P型衬底；其中，所述高压PMOS包括源端P+掺杂区、P型漂移区、漏端P+掺杂区和第一N阱；所述源端P+掺杂区、所述P型漂移区和所述漏端P+掺杂区设置在所述第一N阱中，且所述P型漂移区位于所述源端P+掺杂区和所述漏端P+掺杂区之间；所述隔离型高压NMOS包括第二N阱、第二P阱、第三N阱、源端N+掺杂区和漏端N+掺杂区；所述第二N阱与所述第二P阱设置在所述第三N阱中；所述源端N+掺杂区设置在所述第二P阱中，所述漏端N+掺杂区设置在所述第二N阱中。