[发明专利]一种新的8b/10b编码实现方法在审
| 申请号： | 201611051521.5 | 申请日： | 2016-11-25 |
| 公开（公告）号： | CN106788446A | 公开（公告）日： | 2017-05-31 |
| 发明（设计）人： | 王忆文;李博;刘云龙;孙博文;李大超 | 申请（专利权）人： | 电子科技大学;深圳市国微电子有限公司 |
| 主分类号： | H03M7/14 | 分类号： | H03M7/14 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 该发明公开了一种新的8b/10b编码实现方法，本发明提供的内容主要是通过发现的规律简化8b/10b编码表，进而根据简化的编码表提出新的8b/10b编码实现方案。本发明提供的方案实现过程包括输入8bit码字和K码、极性指示，4b/6b和3b/4b编码和低四位统计，4b/6b和3b/4b编码结果选择和极性选择，输出10bit编码结果和极性指示。其中4b/6b编码是利用发明中的规律1对5b/6b编码进行简化实现；低四位统计实现规律2中的码字分类；4b/6b和3b/4b编码结果选择和极性选择通过规律2来对4b/6b和3b/4b初步编码结果进行按位处理。本发明中的方案相比于传统的5b/6b编码和3b/4b编码分块实现方案，既精简了电路的实现规模，又在一定程度上减小了从输入到输出的延时，增强了编码的效率和实时性。 | ||
| 搜索关键词： | 一种 10 编码 实现 方法 | ||
【主权项】：
一种新的8b/10b编码实现方法,该方法过程如下：(1)输入8bit码字、K码指示和极性指示，作为4b/6b编码、3b/4b编码的数据输入并参与指导编码结果的后续处理；(2)根据规律1对DCBA或者D`C`B`A`进行4b/6b编码；对HGF进行3b/4b编码；根据规律2对低四位DCBA或者低四位的反D`C`B`A`进行“1”的数目统计；(3)根据规律2对4b/6b、3b/4b初步编码结果按位进行处理,得到最终的6bit和4bit编码结果，同时根据规律2对极性指示输入进行保持或者取反处理得到极性指示输出；(4)将6bit、4bit编码结果合并为10bit编码结果，并与极性指示一起输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学;深圳市国微电子有限公司，未经电子科技大学;深圳市国微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611051521.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 编码器、解码器以及传输系统-201310150722.0
- 降旗弘史;能势崇 - 瑞萨电子株式会社
- 2013-04-26 - 2018-03-13 - H03M7/14
- 本发明公开了一种编码器、解码器以及传输系统。一种编码器，包括编码单元，该编码单元根据预定编码方法进行编码；产生单元，该产生单元产生特殊码，特殊码并未在预定编码方法中规定并且呈现与根据预定编码方法产生的相比更高的比特变化率；以及编码输出单元，如果编码单元还没有编码的输入数据项彼此相同，则编码输出单元输出由编码单元将输入数据项中的前一个编码成的编码数据，并且在该编码数据之后输出特殊码作为输入数据项的后一个被编码成的编码数据。
- 一种新的8b/10b编码实现方法-201611051521.5
- 王忆文;李博;刘云龙;孙博文;李大超 - 电子科技大学;深圳市国微电子有限公司
- 2016-11-25 - 2017-05-31 - H03M7/14
- 该发明公开了一种新的8b/10b编码实现方法，本发明提供的内容主要是通过发现的规律简化8b/10b编码表，进而根据简化的编码表提出新的8b/10b编码实现方案。本发明提供的方案实现过程包括输入8bit码字和K码、极性指示，4b/6b和3b/4b编码和低四位统计，4b/6b和3b/4b编码结果选择和极性选择，输出10bit编码结果和极性指示。其中4b/6b编码是利用发明中的规律1对5b/6b编码进行简化实现；低四位统计实现规律2中的码字分类；4b/6b和3b/4b编码结果选择和极性选择通过规律2来对4b/6b和3b/4b初步编码结果进行按位处理。本发明中的方案相比于传统的5b/6b编码和3b/4b编码分块实现方案，既精简了电路的实现规模，又在一定程度上减小了从输入到输出的延时，增强了编码的效率和实时性。
- 基于rd‑的8b/10b解码电路-201210004432.0
- 左耀华 - 上海华虹集成电路有限责任公司
- 2012-01-06 - 2017-03-15 - H03M7/14
- 本发明公开了一种基于rd‑的8b/10b解码电路，将外部输入的10比特数据拆分为前6比特和后4比特数据，分别送入6b预处理模块和4b预处理模块，前6比特数据经6b预处理模块预处理后，产生的第一数据字符数据和第一控制字符数据分别送往基于rd‑的5b/6b数据字符解码器和基于rd‑的5b/6b控制字符解码器；后4比特数据经4b预处理模块预处理后，产生的第二数据字符数据和第二控制字符数据分别送往基于rd‑的3b/4b数据字符解码器和基于rd‑的3b/4b控制字符解码器；四个解码器解码后的数据都送往数据合并模块，选择合适的数据，合并成8比特的数据输出。本发明能大量节省存储器资源。
- 一种易扩展制约竞争码的生成电路、扩展方法及扩展电路-201410560022.3
- 李冰;陈帅;刘勇;董乾;赵霞;王刚 - 东南大学
- 2014-10-20 - 2015-01-28 - H03M7/14
- 本发明公开一种易扩展改进型制约竞争码的生成电路、扩展及扩展电路，解决了RRC由3扩展至N位的问题，具有生成电路简单、错误节点定位和纠错的速度更快和易于位数扩展的特点。这种RRC从3位开始扩展，经过RRC序列逆序排列，在原RRC序列前均扩展一位0，逆序序列前均扩展一位1，以此类推可以扩展至N位。典型生成电路包含存储特征值CV序列的两个8位移位寄存器A、B，输出改进型4位RRC的寄存器C、4个反相器D、E、F、G。反相旋转CV，生成RRC的逆序排列。该改进型RRC具有RRC典型的双环特征值生成机制，可以对特征序列错误节点进行快速定位和纠错，对于16位的特征序列，仅需检测前四个RRC码。
- 可降低信号功率频谱密度的编码方法-201210327378.3
- 曹文远;林哲立 - 联咏科技股份有限公司
- 2007-10-12 - 2013-01-16 - H03M7/14
- 本发明公开一种可降低信号功率频谱密度的编码方法，用于一二进制数据传输系统，该编码方法包含有接收一二进制数据；对该二进制数据进行自适应模式追踪编码，以产生一第一编码结果；对该第一编码结果进行冗余位填充编码，以产生一第二编码结果；对该第二编码结果进行恢复位静止状态编码，以产生一第三编码结果；以及输出该第三编码结果。
- 8位制约竞争计数码的实现电路-201210085044.X
- 李冰;李庆凤 - 东南大学
- 2012-03-28 - 2012-07-18 - H03M7/14
- 本发明公开了一种8位制约竞争计数码的实现电路，其中：包括低4位码实现电路、高4位码实现电路和控制逻辑电路，低4位码电路双向移位寄存器A、B的最高位I/O7通过三态非门与DS0连接，最低位I/O0通过三态非门与DS7连接，三态非门的控制端由控制逻辑电路的U7和控制，高4位码电路双向移位寄存器A'、B'的最低位I/O0通过三态非门与DS7连接，脉冲信号分别接入每个移位寄存器的CP端，在移位寄存器的控制端S1和S0的控制下实现移位计数，两个码输出寄存器C、C'分别输出低4位码和高4位码。本发明所设计的8位制约竞争计数码的实现电路能够实现8位制约竞争计数码变换。
- 数据传送方法，码元转换电路以及装置-200980159910.1
- 冈田诚之 - 富士通株式会社
- 2009-06-19 - 2012-05-16 - H03M7/14
- 在数据传送方法中，对位宽为M(M是3以上的自然数)的数据字符和位宽为N(N是1以上的自然数)的控制字符进行多路复用，并且附加表示上述控制字符是否有效的控制字符有效信号来生成具有M+1或者N+3中的较大一方的位宽的符号码，将上述符号码从并行数据转换成串行数据并输出至传输路，由此来进行数据传送。
- 可降低信号功率频谱密度的编码方法-201010168547.4
- 曹文远;林哲立 - 联咏科技股份有限公司
- 2007-10-12 - 2010-10-06 - H03M7/14
- 一种可降低信号功率频谱密度的编码方法，用于一二进制数据传输系统，该编码方法包含有接收一二进制数据；对该二进制数据进行自适应模式追踪编码，以产生一第一编码结果；对该第一编码结果进行冗余位填充编码，以产生一第二编码结果；对该第二编码结果进行恢复位静止状态编码，以产生一第三编码结果；以及输出该第三编码结果。
- 一种9B/10B编解码器及其实现方法-201010160763.4
- 魏刚;郭巍 - 瑞斯康达科技发展股份有限公司
- 2010-04-26 - 2010-09-29 - H03M7/14
- 本发明公开了一种9B/10B编码器，所述编码器中，待编码数据包括特殊字符和普通数据，而普通数据又可以分为可以简单变换以及不可简单变换两类，对于可以简单变换的普通数据，通过主编码器在9B数据的最左侧附加1位0来实现；采用查找表的方式实现不可简单变换的普通数据以及特殊字符的编码。本发明还公开了基于相同构思的9B/10B解码器。相比较于现有技术中通过逻辑表达式实现9B/10B编解码，本发明的实现过程更为简洁，并易于被开发人员理解；本发明的编解码极性计算器和线路极性计算器相比较于现有技术中大量使用加法器和减法器的实现方案来说，更适合在低成本的FPGA中实现。
- 用于对数据结构中的数据元的位置进行编码的方法-201010181835.3
- J·霍伊尔;A·赫特 - 西门子公司
- 2003-06-30 - 2010-09-15 - H03M7/14
- 本发明涉及一种用于对数据结构中的数据元的位置进行编码的方法，在该方法时将位置码以一个预先规定的顺序分配给数据元，将位置码选择的使位置码在无限制的码长情况，能在两个数据元的位置之间，给另外数据元的编码分配任意多另外的位置码。此外，本发明是关于在一个数据结构中数据元位置编码的一种方法，在该方法时将位置码以一个预先规定的顺序分配给数据元，将位置码选择得使在两个相邻数据元位置之间，给另外数据元的编码分配另外的位置码，在这种情况至少一个另外位置码的码长大于两个相邻数据元位置码码长的较长者。
- 可降低信号功率频谱密度的编解码方法及其相关装置-200710181157.9
- 曹文远;林哲立 - 联咏科技股份有限公司
- 2007-10-12 - 2009-04-15 - H03M7/14
- 一种可降低信号功率频谱密度的编解码方法，用于一二进制数据传输系统，该编码方法包含有接收一二进制数据；对该二进制数据进行自适应模式追踪编码，以产生一第一编码结果；对该第一编码结果进行冗余位填充编码，以产生一第二编码结果；对该第二编码结果进行恢复位静止状态编码，以产生一第三编码结果；以及输出该第三编码结果。
- 专利分类
