[发明专利]垂直存储器装置有效
申请号: | 201611067114.3 | 申请日: | 2016-11-23 |
公开(公告)号: | CN106910742B | 公开(公告)日: | 2021-12-14 |
发明(设计)人: | 尹石重;李星勋;韩智勋;郑容沅;曹盛纯 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L27/115 | 分类号: | H01L27/115;H01L27/11568;H01L27/11578 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 刘灿强;田野 |
地址: | 韩国京畿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供一种垂直存储器装置及其制造方法。所述装置可以包括栅极线结构,栅极线结构包括在第一方向上堆叠并在第二方向上延伸的栅极线。所述装置也可以包括第一台阶图案结构和第二台阶图案结构,第一台阶图案结构包括从栅极线延伸的延伸栅极线并包括第一台阶层,第二台阶图案结构接触第一台阶图案结构,包括延伸栅极线并包括第二台阶层。第n个延伸栅极线(n为偶数)可以设置在每一个第一台阶层的上部处,第n‑1个延伸栅极线可以设置在每一个第二台阶层的上部处。第n‑1个延伸栅极线的暴露部中的每一个用作焊盘区,焊盘区具有不同的面积。 | ||
搜索关键词: | 垂直 存储器 装置 | ||
【主权项】:
一种垂直存储器装置,所述垂直存储器装置包括:栅极线结构,包括在基本上垂直于基底的顶表面的第一方向上彼此分隔开的多个栅极线,多个栅极线中的每一个在基本上平行于基底的顶表面的第二方向上延伸;垂直沟道结构,在第一方向上延伸穿过多个栅极线;多个延伸栅极线,多个延伸栅极线中的每一个从多个栅极线中的一个在第二方向上的边缘部延伸;第一台阶图案结构,包括多个第一台阶层,多个第一台阶层中的每一个包括多个延伸栅极线中的距基底第n‑1个延伸栅极线和多个延伸栅极线中的距基底第n个延伸栅极线,n是等于或大于2的数字;以及第二台阶图案结构,接触第一台阶图案结构的侧壁并包括多个第二台阶层,多个第二台阶层中的每一个包括多个延伸栅极线中的距基底第n‑1个延伸栅极线和多个延伸栅极线中的距基底第n个延伸栅极线,多个延伸栅极线的第n个延伸栅极线中的每一个在它的在第二方向上的端部处包括凹部,多个延伸栅极线的第n‑1个延伸栅极线中的每一个包括暴露部,所述暴露部被直接在多个延伸栅极线的第n‑1个延伸栅极线中的各个延伸栅极线上方的多个延伸栅极线的第n个延伸栅极线中的一个的凹部暴露,其中,多个延伸栅极线的第n‑1个延伸栅极线的暴露部的面积不同。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611067114.3/,转载请声明来源钻瓜专利网。
- 上一篇:机载软件开发过程中引入错误的检测方法和系统
- 下一篇:肩颈按摩器
- 同类专利
- 存储器件的ILD淀积工艺方法-202211344400.5
- 孙文建;朱景润 - 华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司
- 2022-10-31 - 2022-12-27 - H01L27/115
- 本发明公开了一种存储器件的ILD淀积工艺方法,在完成存储管的逻辑区的栅极以及栅极的侧墙之后,先对所述栅极的侧墙进行一次补充刻蚀,对栅极的侧墙的顶部进行刻蚀,修饰形貌,扩大存储管的栅极之间的空间的顶部开口。本发明针对栅极侧墙顶端易引起开口变小、影响ILD填充效果的问题,增加一步补充刻蚀,对填充空间的开口形貌进行修饰,扩大填充开口,降低填充空间的深宽比,减少填充的空洞缺陷,使得ILD的填充效果更好。
- 改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法-202211246952.2
- 王德鑫;马强;米琳;宁威;高骏;吴志涛;韩笑 - 华虹半导体(无锡)有限公司
- 2022-10-12 - 2022-12-27 - H01L27/115
- 本申请提供一种改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法,包括:提供一衬底,衬底分为核心区和外围区,核心区上形成有多个闪存栅结构;沉积硬掩模层,覆盖核心区和外围区;刻蚀硬掩模层,在核心区的硬掩模层中形成多个条状沟槽;沉积字线多晶硅层,覆盖硬掩模层并填满多个条状沟槽;研磨字线多晶硅层和硬掩模层至硬掩模层的厚度比预定厚度多出预留部分时终止;实施浸泡工艺去除硬掩模层的预留部分。通过先将硬掩模层研磨至比预定厚度多出预留部分再实施浸泡工艺去除该预留部分的方式,提高字线多晶硅层研磨后硬掩模层厚度的均匀性,减少后续刻蚀硬掩模层时硬掩模层的残留。
- 闪存器件的制造方法-202211215827.5
- 刘丽媛;陶骞 - 上海华力微电子有限公司
- 2022-09-30 - 2022-12-06 - H01L27/115
- 本发明提供了一种闪存器件的制造方法,在衬底的存储单元区内形成有多个分离的浮栅结构,所述浮栅结构包括依次形成于衬底表面的浮栅及浮栅掩模层;形成保护层,所述保护层覆盖所述浮栅结构及所述浮栅结构两侧的衬底;以及,刻蚀所述浮栅结构两侧的衬底以形成隔离沟槽。本发明通过形成保护层在沟槽刻蚀的过程中保护浮栅,减小浮栅的侧向线宽损耗,从而改善浮栅形貌,进而提高后续工艺的工艺窗口,提高闪存器件的性能和良率。进一步地,本发明将浮栅掩模层的厚度控制在浮栅厚度的60%~80%之间,通过控制浮栅掩模层的厚度提升浮栅的线宽均匀性,进一步改善浮栅形貌。
- 半导体器件及其制造方法-201810275599.8
- 朴海赞;金在泽 - 爱思开海力士有限公司
- 2018-03-30 - 2022-11-29 - H01L27/115
- 半导体器件及其制造方法。一种半导体器件包括设置在基板上的层叠结构,该层叠结构包括牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域。该层叠结构还包括设置在第一区域与第二区域之间的边界处的第一狭缝绝缘层,其中,该第一狭缝绝缘层穿透层叠结构并在一个方向上延伸。该层叠结构还包括设置在第二区域中的多个狭缝绝缘图案,其中,所述多个狭缝绝缘图案穿透层叠结构并沿着所述一个方向布置。导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。
- 3D NAND存储器件及其制造方法-202010228163.0
- 张坤;夏志良 - 长江存储科技有限责任公司
- 2020-03-27 - 2022-11-25 - H01L27/115
- 本发明涉及半导体器件领域,公开了一种3D NAND存储器件及其制造方法。该方法包括:提供衬底;在衬底上形成堆叠层,堆叠层包括交替设置的层间绝缘层和电介质层;在堆叠层中形成沟道孔;氧化电介质层邻近沟道孔最外侧的部分,以及暴露的衬底,形成牺牲氧化层;去除牺牲氧化层及等橫向厚度的邻近沟道孔的部分层间绝缘层;氧化电介质层中邻近沟道孔的第一部分电介质层,形成第一氧化层。其中,第一氧化层作为沟道孔侧壁的隧穿阻挡层。本发明提供的方法修补了沟道孔刻蚀过程中造成的沟道孔侧壁损伤以及暴露的衬底表面损伤,并缩小了沟道关键尺寸。
- 三维存储器设备的局部触点及用于形成其的方法-202110749488.8
- 吴建中;张坤;赵婷婷;苏睿;孙中旺;周文犀;夏志良 - 长江存储科技有限责任公司
- 2020-01-20 - 2022-11-04 - H01L27/115
- 公开了3D存储器设备和用于形成其的方法的实施方式。在一示例中,3D存储器设备包括衬底、存储器堆叠、沟道结构、沟道局部触点和狭缝结构。存储器堆叠包括在衬底之上的交错的导电层和电介质层。沟道结构垂直地延伸穿过存储器堆叠。沟道局部触点在沟道结构之上并与沟道结构接触。狭缝结构垂直地延伸穿过存储器堆叠。狭缝结构包括触点,其包括第一接触部分和在第一接触部分之上并具有第一接触部分的不同材料的第二接触部分。狭缝结构的第二接触部分的上端与沟道局部触点的上端齐平。
- 一种三维存储器及其制备方法、一种光刻掩膜版-202210774574.9
- 朱宏斌;高志虎 - 长江存储科技有限责任公司
- 2019-12-10 - 2022-10-21 - H01L27/115
- 本发明实施例公开了一种三维存储器及其制备方法、一种光刻掩膜版;其中,所述三维存储器包括:衬底;位于衬底上的堆叠结构,堆叠结构包括沿衬底平面方向上间隔排布的若干存储单元区,所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端;填充材料层,填充在堆叠结构的至少一部分之上以及存储单元区之间的衬底之上;其中,沿平行于衬底平面方向的第二方向上的相邻两存储单元区之间具有第一间距,第二方向垂直于第一方向;沿第一方向上的相邻两存储单元区之间具有第二间距;第一间距小于等于第二间距。
- 一种半导体结构及其制作方法-202010026504.6
- 张中;周文犀;夏志良 - 长江存储科技有限责任公司
- 2020-01-10 - 2022-10-11 - H01L27/115
- 本发明提供一种半导体结构及其制作方法,该制作方法包括以下步骤:提供一衬底,所述衬底中定义有多个芯片区域及位于相邻所述芯片区域之间的切割道区域;形成第一层级结构于所述衬底上;形成绝缘间隔层于所述第一层级结构上;形成第二层级结构于所述绝缘间隔层上。本发明通过台阶的改版,在晶圆切割道里形成至少一具有阶梯结构的叠层结构,例如金字塔结构,该叠层结构包括在垂直方向上交替堆叠的两种材料层,可以缓解晶圆切割道区域与芯片区域(特别是存储阵列区)的应力差异,在晶圆切割道区域的叠层结构中形成沟道套刻标记或对准标记,可以保证晶圆切割到区域与芯片区域真实的对准表现一样,从而减少工艺偏移,有利于提高生产良率。
- 非易失性存储单元、非易失性存储单元阵列及其制造方法-202080012917.7
- 魏志强;吕志超 - 合肥睿科微电子有限公司
- 2020-06-09 - 2022-09-27 - H01L27/115
- 一种非易失性存储单元,包括:底电极;含导电材料的顶电极;设于所述底电极和所述顶电极之间的电阻层;以及覆盖所述顶电极和所述电阻层侧面的侧面部分。该侧面部分含所述导电材料的氧化物。所述非易失性存储单元还包括设于所述顶电极上的接触导线。所述接触导线的宽度小于所述侧面部分的外侧面间宽度。
- 一种三维存储器的制备方法以及三维存储器-202010003122.1
- 韩凯;杨川;张璐;吴智鹏 - 长江存储科技有限责任公司
- 2020-01-02 - 2022-09-09 - H01L27/115
- 本发明实施例公开了一种三维存储器的制备方法以及三维存储器,其中,所述方法包括:提供叠层结构;在所述叠层结构上形成第一接触级介电层;依次刻蚀所述第一接触级介电层以及所述叠层结构,形成通孔结构,所述通孔结构包括位于所述第一接触级介电层内的第一接触通孔部分以及位于所述叠层结构内的沟道通孔部分;在所述沟道通孔部分内形成沟道结构;在所述第一接触通孔部分内形成与所述沟道结构导电连接的第一金属插塞。
- 一种三维存储器及其制备方法、一种光刻掩膜版-201911261873.7
- 朱宏斌;高志虎 - 长江存储科技有限责任公司
- 2019-12-10 - 2022-08-09 - H01L27/115
- 本发明实施例公开了一种三维存储器及其制备方法、一种光刻掩膜版;其中,所述三维存储器包括:衬底;位于衬底上的堆叠结构,堆叠结构包括沿衬底平面方向上间隔排布的若干存储单元区,所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端;填充材料层,填充在堆叠结构的至少一部分之上以及存储单元区之间的衬底之上;其中,沿平行于衬底平面方向的第二方向上的相邻两存储单元区之间具有第一间距,第二方向垂直于第一方向;沿第一方向上的相邻两存储单元区之间具有第二间距;第一间距小于等于第二间距。
- 电阻式随机存取存储器单元中的氧化物存储器元件的稀土金属与金属氧化物电极接合-201480081407.X
- P·马吉;E·V·卡尔波夫;N·慕克吉;R·皮拉里塞泰;U·沙阿;B·S·多伊尔;R·S·周 - 英特尔公司
- 2014-09-25 - 2022-08-09 - H01L27/115
- 薄膜电阻式存储器材料堆叠体包括在第一电极与薄膜存储器材料的界面处的高功函数金属氧化物、以及在第二电极与薄膜存储器材料的界面处的低功函数稀土金属中的至少一种。针对高导通/关断电流比,高功函数金属氧化物相对于存储器材料提供良好的肖特基势垒高度。金属氧化物与开关氧化物的相容性降低了氧/空穴的循环损失,以改善存储器器件的耐久性。低功函数稀土金属提供高氧溶解度以增强在沉积状态下在存储器材料内的空穴产生,以用于在提供与电阻式存储器材料的欧姆接触的同时实现低形成电压要求。
- 半导体结构及其形成方法-202010002165.8
- 李明;陈韦斌;刘隆冬;周颖 - 长江存储科技有限责任公司
- 2020-01-02 - 2022-07-22 - H01L27/115
- 本发明实施例提供了一种半导体结构及其形成方法,其中,半导体结构的形成方法包括:在衬底上形成停止层;在所述停止层上形成初始牺牲层;对所述初始牺牲层进行掺杂处理,形成掺杂牺牲层;形成堆叠结构;所述堆叠结构位于所述掺杂牺牲层上;形成多个沟道结构,所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层,且延伸至所述衬底上;对所述堆叠结构及所述掺杂牺牲层进行刻蚀,形成多个穿过所述堆叠结构,且延伸至所述掺杂牺牲层的第一凹陷区;其中,在所述刻蚀对应的相同刻蚀工艺下,掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率;堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。
- 半导体器件及其制备方法-202011474913.9
- 李银䄷 - 武汉新芯集成电路制造有限公司
- 2020-12-14 - 2022-07-12 - H01L27/115
- 本发明提供一种半导体器件及其制备方法。半导体器件包括:第一芯片,形成有包括至少一个阵列区块的存储阵列,所述阵列区块包括多条沿第一横向延伸的字线与多条沿第二横向延伸的位线;以及,第二芯片,叠置在所述第一芯片上并与其构成电路连接,且形成有用以通过所述电路连接而控制所述阵列区块的局部字线译码器区块与局部位线译码器区块;其中,所述局部字线译码器区块与所述局部位线译码器区块二者至少其中之一配置于所述第二芯片中的所述阵列区块的俯视投影区域内。如此,可以使第一与第二芯片的俯视投影面积相等,缩小平面面积,并可以保持字线译码器与位线译码器和阵列区块中的字线与位线之间的连接平整度。
- 半导体元件及其制作方法-201611128637.4
- 黄文甫;李甫哲 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2016-12-09 - 2022-07-12 - H01L27/115
- 本发明公开一种制作半导体元件的方法。首先提供一基底,该基底上具有一存储区以及一逻辑区,然后形成一堆叠结构于存储区以及一栅极结构于逻辑区,形成一第一遮盖层于堆叠结构及栅极结构上,进行一氧化处里制作工艺以形成一氧化层于第一遮盖层表面,以及形成一第二遮盖层于氧化层上。之后去除部分逻辑区的部分第二遮盖层、部分氧化层以及部分第一遮盖层以形成一间隙壁于栅极结构侧壁。
- 三维存储器及其制作方法-202180006365.3
- 吴林春 - 长江存储科技有限责任公司
- 2021-10-21 - 2022-06-24 - H01L27/115
- 本公开实施例提供一种三维存储器及其制作方法,该制作方法包括以下步骤:提供一基底结构;形成第一沟道孔于基底结构中;形成第三保护层于第一牺牲层被第一沟道孔所暴露的侧壁;形成第二牺牲层于第一沟道孔中;形成第一叠层结构;形成第二沟道孔于第一叠层结构中,第二沟道孔上下贯穿第一叠层结构,且第二沟道孔在底部介质层上的正投影位于第一沟道孔内;去除第二牺牲层;形成沟道结构于第一沟道孔及第二沟道孔中,沟道结构包括沟道层及环绕于沟道层外侧面及外底面的存储叠层;其中,所述沟道结构底部在水平方向上占据的尺寸大于所述沟道结构位于所述第一叠层结构中的部分的尺寸。
- 三维存储器件-202220092411.8
- 孔果果;童宇诚;周运帆;何世伟;庄梦琦;吴冈;戴灿发 - 福建省晋华集成电路有限公司
- 2022-01-14 - 2022-06-24 - H01L27/115
- 一种三维存储器件,包括一衬底以及一存储堆叠结构设置在所述衬底上。第一阶梯结构位于所述存储堆叠结构的第一侧。第二阶梯结构位于所述存储堆叠结构的第二侧。第三阶梯结构位于所述存储堆叠结构的第三侧。自所述衬底的表面,所述第一阶梯结构、所述第二阶梯结构以及所述第三阶梯结构的台阶分别位于不同高度处,以分别扇出存储堆叠结构的各个导电层。
- 防止半导体结构中的图案坍塌的装置、方法和系统-202111310099.1
- E·T·瑞安 - 英特尔公司
- 2021-11-02 - 2022-06-21 - H01L27/115
- 一种半导体制造方法、半导体器件和半导体模块。该方法包括:在衬底上提供堆叠体,堆叠体包括多个器件层,器件层包括导电层;使用蚀刻来图案化堆叠体以形成延伸穿过其的沟槽和沟槽之间的柱体;在沟槽的侧壁上提供含碳衬层;在提供含碳衬层之后,对堆叠体进行湿法清洁和干燥;用一种或多种材料填充柱体之间的空间;以及将接触线电耦接到导电层以形成半导体器件。含碳衬层可包括碳掺杂衬层,例如碳掺杂氧化物衬层,其通过在约100摄氏度至约300摄氏度之间的温度下使用碳作为前体而进行氧化物的原子层沉积来提供。
- 半导体器件的制作方法、半导体器件以及存储系统-202210082185.X
- 孔翠翠;张坤;张中 - 长江存储科技有限责任公司
- 2022-01-24 - 2022-05-06 - H01L27/115
- 本申请提供了一种半导体器件的制作方法、半导体器件以及存储系统,该方法包括:在衬底上形成堆叠结构以及介质层,堆叠结构的一端具有台阶区域,介质层覆盖堆叠结构的裸露表面;去除部分介质层和部分台阶区域,在介质层中以及台阶区域中形成接触开口,接触开口至少使得部分的牺牲层裸露;去除接触开口两侧的各绝缘介质层的部分以及介质层的部分,以在接触开口的侧壁上形成多个凹槽;在各凹槽中对应地形成氧化部,氧化部封住凹槽;在形成有氧化部的接触开口中填充第一填充材料,得到接触孔。接触孔与牺牲层接触的同时均停在了氧化部上,保证了CT刻蚀的难度较小。
- 一种三维存储器及其通道孔结构的形成方法-201910114048.8
- 吕震宇;施文广;吴关平;潘锋;万先进;陈保友 - 长江存储科技有限责任公司
- 2017-03-08 - 2022-04-12 - H01L27/115
- 本发明实施例公开了一种三维存储器及其通道孔结构的形成方法,该形成方法通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构,大大降低了所述通道孔结构的工艺难度和成本,解决了在相同口径下,通孔深宽比过大导致的工艺难度大和成本高的问题,同时也降低了所述三维存储器的制作工艺难度和成本。
- 三维存储器件及其制作方法-202210040325.7
- 孔果果;童宇诚;周运帆;何世伟;庄梦琦;吴冈;戴灿发 - 福建省晋华集成电路有限公司
- 2022-01-14 - 2022-03-29 - H01L27/115
- 一种三维存储器件及其制作方法,包括一衬底以及一存储堆叠结构设置在所述衬底上。第一阶梯结构位于所述存储堆叠结构的第一侧。第二阶梯结构位于所述存储堆叠结构的第二侧。第三阶梯结构位于所述存储堆叠结构的第三侧。自所述衬底的表面,所述第一阶梯结构、所述第二阶梯结构以及所述第三阶梯结构的台阶分别位于不同高度处,以分别扇出存储堆叠结构的各个导电层。通道结构,沿着垂直方向贯穿所述存储堆叠结构及电介质层、蚀刻停止层。
- 三维存储器及其形成方法-201811228703.4
- 李冠儒 - 旺宏电子股份有限公司
- 2018-10-22 - 2022-03-25 - H01L27/115
- 本发明公开了一种三维存储器及其形成方法。三维存储器的形成方法包括:首先,形成一脊状叠层,脊状叠层包括多个导电条带,多个导电条带沿着第一方向叠层于一基材上,且沿着第二方向延伸。接着,沿着第三方向叠层于脊状叠层的垂直侧壁上以形成存储层,存储层包括沿着第一方向延伸的一窄侧壁且具有一长边。之后,在存储层上形成一个通道层,使通道层沿着第三方向叠层于存储层上,且包括一个窄侧壁,窄侧壁具有沿着第一方向延伸的一个长边。此后,形成一覆盖层,覆盖层以第一方向叠层于脊状叠层上,覆盖存储层与通道层。后续,形成导电连接层,导电连接层沿着第二方向叠层于窄侧壁上。
- NAND Flash叠层结构栅极制造方法-202111376060.X
- 许鹏凯;乔夫龙;孙文彦 - 上海华力微电子有限公司
- 2021-11-19 - 2022-03-22 - H01L27/115
- 本发明公开了一种NAND Flash叠层结构栅极制造方法,包括:第一次生长控制栅多晶硅之后,沉积氧化硅;光刻曝光选择栅极和外围栅极区域需移除层间介质层的区域;层间介质层刻蚀,去除选择栅极和外围栅极顶部曝开区域的氧化硅层、第一次生长的控制栅多晶硅和层间介质层,直至浮栅多晶硅;第二次生长控制栅多晶硅,第二次生长后的控制栅多晶硅底面至少与所述氧化硅层顶面持平;去除高于氧化硅层的第二次生长后的控制栅多晶硅;去除全部氧化硅;第三次生长控制栅多晶硅,使最终控制栅多晶硅的总厚度为设计厚度。采用本发明的工艺方法选择栅极和外围栅极的多晶硅表面不再有明显的凹凸不平的情况,从而可以显著增加后续的工艺窗口,并增加整个工艺流程的窗口。
- 一种页缓冲器、存储器、三维存储器和存储器系统-202111356184.1
- 陈亮 - 长江存储科技有限责任公司
- 2021-11-16 - 2022-03-18 - H01L27/115
- 本申请公开了一种页缓冲器、存储器、三维存储器和存储器系统,其中,页缓冲器包括沿第一方向交替排布的第一晶体管区域和第二晶体管区域;每个第一晶体管区域包括沿第二方向排布的至少两个第一子区域,每个第二晶体管区域包括沿第二方向排布的至少两个第二子区域;至少两个沿第一方向延伸的阱接触结构,阱接触结构分别位于相邻的第一子区域之间和相邻的第二子区域之间;至少两个沿第二方向延伸的电连接层,电连接层用于对每个第一晶体管区域内的所有阱接触结构进行连接;电连接层还用于对每个第二晶体管区域内的所有阱接触结构进行连接;第一方向垂直于所述第二方向。
- 三维存储装置及其制作方法-202111320108.5
- 肖为引;李明;杨罡 - 长江存储科技有限责任公司
- 2021-11-09 - 2022-03-15 - H01L27/115
- 本发明提供了一种三维存储装置及其制作方法。其中,所述三维存储装置包括:在衬底上形成第一堆叠结构;所述第一堆叠结构至少包括层叠设置的牺牲半导体层和阻挡层;在所述第一堆叠结构上形成第二堆叠结构;所述第二堆叠结构包括若干间隔设置的第一介质层和第二介质层;对所述第一堆叠结构和所述第二堆叠结构进行刻蚀,形成至少贯穿所述第二堆叠结构,且未贯穿所述第一堆叠结构的虚设沟道孔;其中,在进行所述刻蚀的过程中,刻蚀源对所述阻挡层的刻蚀速率低于对所述第一堆叠结构的刻蚀速率;在所述虚设沟道孔中填充绝缘材料;去除所述衬底及所述第一堆叠结构;形成半导体层。
- 三维存储器的制作方法-202111321700.7
- 孙璐;杨永刚 - 长江存储科技有限责任公司
- 2021-11-09 - 2022-03-15 - H01L27/115
- 本公开实施例提供了一种三维存储器的制作方法,包括:在衬底上形成包括核心区和台阶区的堆叠结构;形成覆盖核心区和台阶区的第一介质层;对覆盖核心区的第一介质层进行第一蚀刻,以暴露核心区的至少部分区域;形成覆盖剩余的第一介质层以及核心区暴露区域的第二介质层;其中,覆盖台阶区的第二介质层的表面与衬底之间的距离,大于核心区的表面与衬底之间的距离;对覆盖核心区的第二介质层进行第二蚀刻,以暴露核心区的至少部分区域;在第二蚀刻之后,对台阶区和核心区进行平坦化处理,以使台阶区表面与核心区表面平齐。
- 半导体器件及其制作方法-202111325610.5
- 张珍珍;刘隆冬;李明;周颖 - 长江存储科技有限责任公司
- 2020-12-24 - 2022-03-15 - H01L27/115
- 本公开实施例公开了一种半导体器件的制作方法,包括以下步骤:提供半导体结构,半导体结构包括由第一材料层和第二材料层交替堆叠的堆叠结构,堆叠结构包括平台区和与平台区相邻的台阶区,平台区和台阶区的顶部为第二材料层;形成覆盖平台区上表面和台阶区表面的第三材料层;形成填充台阶区且覆盖平台区的第四材料层;去除平台区上的第三材料层和第四材料层,且保留位于平台区上靠近台阶区的边缘的第三材料层和第四材料层;进行第一次平坦化,第一次平坦化去除凸起的第四材料层,且停留在平台区上表面的第二材料层和第三材料层。该制作方法增大了接触孔的连接窗口,有效避免了平台区边缘处的过磨。
- 半导体器件的制作方法、半导体器件及存储器-202111440500.3
- 张坤;高庭庭;夏志良 - 长江存储科技有限责任公司
- 2021-11-30 - 2022-03-15 - H01L27/115
- 本发明公开了一种半导体器件的制作方法、半导体器件及存储器。所述方法包括:提供基底以及位于所述基底上的堆栈层,所述堆栈层包括顶部选择栅极;在所述堆栈层上形成膜层结构,所述膜层结构包括自对准图案;沿所述自对准图案形成顶部选择栅切槽,且所述顶部选择栅切槽贯穿所述顶部选择栅极;在所述顶部选择栅切槽中形成顶部选择栅隔线。本发明能够简化顶部选择栅隔线的制作难度,提高半导体器件的性能。
- 三维存储器件及其制作方法-202111507546.2
- 孔果果;何世伟;周运帆;朱冬祥;吴冈;戴灿发;赖建雄 - 福建省晋华集成电路有限公司
- 2021-12-10 - 2022-03-15 - H01L27/115
- 本发明公开了三维存储器件及其制作方法,包括衬底,其包括第一区以及第二区;衬垫层,其设置在所述衬底和存储堆叠结构之间;包括交替层叠的多个导电层和电介质层的存储堆叠结构,其设置在所述衬底上并且自所述第一区延伸至所述第二区,其中所述第二区上的所述存储堆叠结构包括阶梯结构,其中所述阶梯结构的台阶分别包括一所述导电层以及一所述电介质层,且所述导电层的侧壁自所述电介质层的侧壁凹入,显露出所述电介质层的部分底面。导电层的侧壁自所述电介质层的侧壁凹入可减少导电层与后续制作的字线接触插塞发生短路的问题。
- 三维存储器-202111361134.2
- 张中;吴林春;张坤;周文犀 - 长江存储科技有限责任公司
- 2020-09-28 - 2022-03-15 - H01L27/115
- 本发明提供一种三维存储器的制造方法及三维存储器,在本发明所提供的三维存储器的制造方法中,在台阶结构上沉积额外的伪栅极覆盖层之后,仅去除台阶侧壁的伪栅极覆盖层,不去除半导体层上残留的伪栅极覆盖层,而是直接在残留的伪栅极覆盖层上形成介质层并刻蚀填充形成金属插塞,精简了刻蚀工艺且节省了掩膜,提高了生产效率并降低了生产成本;同时,在刻蚀形成接触孔时,将原来穿过半导体层的接触孔的刻蚀改为停留在伪栅极覆盖层,减小了对应的刻蚀窗口,增强了其设计灵活性。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的