[发明专利]铁电存储器件及其制造方法有效
| 申请号： | 201810768711.1 | 申请日： | 2018-07-13 |
| 公开（公告）号： | CN109256386B | 公开（公告）日： | 2023-09-19 |
| 发明（设计）人： | 刘香根 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B53/00 | 分类号： | H10B53/00;H10B53/30 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 许伟群;李少丹 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了根据一个实施例的一种铁电存储器件以及制造铁电存储器件的方法。在该方法中，准备衬底。在衬底上形成界面绝缘层。在界面绝缘层上形成铁电材料层。在铁电材料层上形成包含第一金属元素的界面氧化物层。在界面氧化物层上形成包含第二金属元素的栅电极层。使铁电材料层和界面氧化物层经受结晶化热处理，以形成铁电层和铁电界面层。界面氧化物层与栅电极层反应，使得铁电界面层包含第一金属元素和第二金属元素。 | ||
| 搜索关键词： | 存储 器件 及其 制造 方法 | ||
【主权项】：
1.一种制造铁电存储器件的方法，所述方法包括：准备衬底；在所述衬底上形成界面绝缘层；在所述界面绝缘层上形成铁电材料层；在所述铁电材料层上形成包括第一金属元素的界面氧化物层；在所述界面氧化物层上形成包括第二金属元素的栅电极层；以及使所述铁电材料层和所述界面氧化物层经受结晶化热处理，以形成铁电层和铁电界面层；其中，所述界面氧化物层与所述栅电极层反应，使得所述铁电界面层包括所述第一金属元素和第二金属元素。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810768711.1/，转载请声明来源钻瓜专利网。
- 上一篇：铁电存储器件的制造方法
- 下一篇：铁电存储器件
- 同类专利
- 铁电存储器件及其制造方法-201810768711.1
- 刘香根 - 爱思开海力士有限公司
- 2018-07-13 - 2023-09-19 - H10B53/00
- 本发明公开了根据一个实施例的一种铁电存储器件以及制造铁电存储器件的方法。在该方法中，准备衬底。在衬底上形成界面绝缘层。在界面绝缘层上形成铁电材料层。在铁电材料层上形成包含第一金属元素的界面氧化物层。在界面氧化物层上形成包含第二金属元素的栅电极层。使铁电材料层和界面氧化物层经受结晶化热处理，以形成铁电层和铁电界面层。界面氧化物层与栅电极层反应，使得铁电界面层包含第一金属元素和第二金属元素。
- 转变PbTiO
- 陈潘;白雪冬 - 中国科学院物理研究所
- 2019-08-23 - 2023-06-06 - H10B53/00
- 一种转变PbTiO
- 半导体元件及其制作方法-202111338520.X
- 谢柏光;蔡世鸿;林俊贤 - 联华电子股份有限公司
- 2021-11-12 - 2023-05-16 - H10B53/00
- 本发明公开一种半导体元件及其制作方法，其半导体元件制作方法主要先形成一第一金属间介电层于一基底上，然后形成一第一凹槽以及一第二凹槽于该第一金属间介电层内，形成一下电极于该第一凹槽以及该第二凹槽内，形成一铁电层于该下电极上，再形成一上电极于该铁电层上以形成一铁电随机存取存储器。
- 铁电存储器结构-202111359112.2
- 张守仁;廖洺汉;陈旻政;吉田宏 - 力晶积成电子制造股份有限公司
- 2021-11-17 - 2023-05-09 - H10B53/00
- 本发明公开一种铁电存储器结构，包括基底、铁电电容器结构与开关元件。铁电电容器结构设置在基底上。铁电电容器结构包括至少一个第一电极、多个第一介电层、第二电极与铁电材料层。至少一个第一电极与多个第一介电层交替堆叠。第二电极穿过第一电极。铁电材料层设置在第一电极与第二电极之间。开关元件电连接至铁电电容器结构。
- 铁电体存储元件、其制造方法、以及使用其的存储单元及使用其的无线通信装置-201680068078.4
- 胁田润史;清水浩二;河井翔太;村濑清一郎 - 东丽株式会社
- 2016-11-21 - 2023-04-25 - H10B53/00
- 提供驱动电压低、可通过涂布而形成的铁电体存储元件。至少具备第一导电膜、第二导电膜、和设置于所述第一导电膜与所述第二导电膜之间的铁电体层的铁电体存储元件，其中，所述铁电体层含有铁电体粒子及有机成分，并且，所述铁电体粒子的平均粒径为30～500nm。
- 一种氧化铪基铁电电容器及其制备方法-202211577445.7
- 卢红亮;李煜淳 - 复旦大学
- 2022-12-09 - 2023-03-31 - H10B53/00
- 本发明公开了一种氧化铪基铁电电容器及其制备方法，在高阻硅片上采用原子层沉积技术生长氧化铝（Al
- 一种用于多态存储的非易失性反铁电存储器及其制备方法-202211292036.2
- 殷华湘;田国良;许高博;吴振华;杨帅 - 中国科学院微电子研究所
- 2022-10-21 - 2023-03-07 - H10B53/00
- 本发明涉及一种用于多态存储的非易失性反铁电存储器及其制备方法。一种用于多态存储的非易失性反铁电存储器，其包括由下至上的：衬底，底电极，第一中间层，第二中间层，顶电极；其中，所述第一中间层和所述第二中间层中的一个为反铁电层，另一个为半导体层。本发明引入双向变化的内建电场，从而能从而在单个存储单元内实现2‑bit(4态)的存储能力。
- 电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法-202180046499.8
- F·A·席赛克-艾吉;D·V·N·拉马斯瓦米 - 美光科技公司
- 2021-07-16 - 2023-03-07 - H10B53/00
- 一种形成电容器阵列的方法包括在牺牲材料中形成水平隔开的开口的行及列。在所述开口的所述列中的多者中形成填充材料，且在其中包括所述填充材料的所述开口的所述列之间的多个所述列中形成下电容器电极。所述填充材料具有与所述下电容器电极的成分不同的成分。所述填充材料在个别地包括所述下电容器电极的多个水平隔开的群组之间。所述群组中的紧邻者通过包括其中包括所述填充材料的所述开口的所述列中的至少一者的间隙彼此水平间隔开。移除所述牺牲材料以暴露所述下电容器电极的横向外侧。在所述下电容器电极的顶上及所述横向外侧上面形成电容器绝缘体。在所述电容器绝缘体及所述下电容器电极上面形成上电容器电极材料。在所述群组中的个别者顶上形成水平伸长的导电线，所述导电线将那个个别群组中的位于所述导电线下方的所述上电容器电极材料直接电耦合在一起。
- 接触孔的制作方法以及接触孔结构-202211578805.5
- 孟晋辉;丁甲;张继伟 - 上海积塔半导体有限公司
- 2022-12-06 - 2023-02-28 - H10B53/00
- 本发明提供了一种接触孔的制作方法以及接触孔结构。所述方法包括如下步骤：提供一基底，所述基底包括存储单元和和覆盖所述存储单元的绝缘层，所述存储单元包括第一电极板和第二电极板，所述第二电极板远离所述第一电极板的一侧连通有初始通孔；在所述绝缘层形成沟槽，所述沟槽的底部与所述第一电极板接触；通过湿法刻蚀进一步在所述第一电极板内与所述初始通孔相对应的位置形成接触孔。本发明采用两步刻蚀的方法，既增加了接触孔和第一电极板的接触面积，又保护了中间材料层不受损耗，解决了因为刻蚀负载效应造成的第一电极板和第二电极板短路的问题。
- 集成芯片及其形成方法-202210131759.8
- 张富宸;陈姿妤;石昇弘;涂国基 - 台湾积体电路制造股份有限公司
- 2022-02-14 - 2023-02-03 - H10B53/00
- 在一些实施例中，本发明涉及集成芯片。集成芯片包括设置在围绕互连件的下介电结构上方的下绝缘结构。下绝缘结构具有延伸穿过下绝缘结构的侧壁。底部电极沿下绝缘结构的侧壁和上表面布置，数据存储结构设置在底部电极的第一内侧壁和上表面上，并且顶部电极设置在数据存储结构的第二内侧壁和上表面上。互连通孔位于顶部电极的上表面上。底部电极的底面横向位于互连通孔的底面的外侧。本申请的实施例还涉及形成集成芯片的方法。
- 集成电路（IC）芯片及其形成方法-202210473679.0
- 陈姿妤;石昇弘;张富宸;涂国基 - 台湾积体电路制造股份有限公司
- 2022-04-29 - 2023-01-24 - H10B53/00
- 本发明的各个实施例涉及存储器单元，其中界面层位于铁电层的底部上，位于底部电极和铁电层之间。界面层是与底部电极和铁电层不同的材料，并且具有与底部电极的顶面相比具有高纹理均匀性的顶面。例如，界面层可以是电介质、金属氧化物或金属，该电介质、金属氧化物或金属是：(1)非晶的；(2)单晶的；(3)具有低晶粒尺寸变化的晶体；(4)具有高百分比的共享共同取向的晶粒的晶体；(5)具有高百分比的具有小晶粒尺寸的晶粒的晶体；或(6)前述的任何组合。应该理解，这样的材料导致界面层的顶面处的高纹理均匀性。本申请的实施例还涉及集成电路(IC)芯片及其形成方法。
- 堆叠结构、存储器装置和制造堆叠结构的方法-202210746286.2
- 恒川孝二 - 佳能安内华股份有限公司
- 2022-06-28 - 2023-01-20 - H10B53/00
- 本公开涉及堆叠结构、存储器装置和制造堆叠结构的方法。该堆叠结构包括铁电层和连接到铁电层的隧道势垒层。铁电层的主成分是氮化铝，隧道势垒层的主成分是氧化镁。
- 专利分类
