[发明专利]一种基于FPGA高速接收机的电容测量装置

摘要

本发明公开了一种基于FPGA高速接收机的电容测量装置，通过信号源为电容测量提供驱动信号，再将驱动信号的电压幅度调节至ADC采集的要求幅值，当驱动信号通过标准电阻输入至被测电容时产生相位和幅度的变化，从而在标准电阻两端产生频率一致，但幅度和相位不一致的两路测试信号，两路测试信号分别通过运放隔离后，通过继电器实现二选一，然后完成两路测试信号的采集、转换，最后输入至FPGA，并通过FPGA计算出被测电容的容值。

主权项

1.一种基于FPGA高速接收机的电容测量装置，其特征在于，包括：信号源，作为电容测量的驱动，为电容测量提供驱动信号；第一运放，用于提高驱动信号的驱动能力，同时将驱动信号的电压幅度调节至ADC采集的要求幅值，再将提高后的驱动信号分别输入至第二运放和标准电阻中；标准电阻，根据被测电容的不同参数测量，选用不同的标准电阻，使驱动信号通过标准电阻输入至被测电容时产生相位和幅度的变化，从而在标准电阻两端产生频率一致，但幅度和相位不一致的两路测试信号；第二运放和第三运放，主要用于隔离标准电阻两端阻抗不一致导致检波器引入的检波误差，同时分别滤掉两路测试信号中的高频噪声；继电器，对两路测试信号进行切换，实现二选一；检波器，分时对继电器选通的单路测试信号进行RMS检波，得到两路测试信号的电压检波值Us、Ux；ADC，分时对两路测试信号的电压检波值进行采集，得到电压有效值Us、Ux；比较器，用于对模拟的两路测试信号进行过零比较，先转换为Lvpecl电平的数字信号，再将Lvpecl电平的数字信号转换为CML电平的数字信号，最后通过FPGA的GTX接口输入至FPGA；FPGA，利用其内嵌的高速收发器IP核实现对两路CML电平的数字信号的接收，计算出两路数字信号在同一上升沿或者下降沿之间的相位时间差，最后结合电压有效值|Us|、|Ux|、标准电阻阻值计算出被测电容的容值并存储在RAM中。