[发明专利]半导体器件以及该半导体器件的制造方法有效
| 申请号： | 201910196410.0 | 申请日： | 2019-03-15 |
| 公开（公告）号： | CN110752216B | 公开（公告）日： | 2023-09-08 |
| 发明（设计）人： | 严大成 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B43/50 | 分类号： | H10B43/50;H10B43/27;H10B41/27;H10B41/50;H01L23/528 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 刘久亮;黄纶伟 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体器件以及该半导体器件的制造方法。一种半导体器件包括：多个导电图案，其在第一方向上层叠并彼此间隔开以形成阶梯结构；阶梯绝缘层，其与阶梯结构交叠；接触插塞，其在第一方向上延伸穿过阶梯绝缘层以与导电图案的各个接触部分接触；以及屏障图案，其设置在阶梯绝缘层的侧壁上。 | ||
| 搜索关键词： | 半导体器件 以及 制造 方法 | ||
【主权项】：
1.一种半导体器件，该半导体器件包括：/n导电图案，其中，多个所述导电图案在第一方向上层叠并彼此间隔开以形成阶梯结构；/n阶梯绝缘层，该阶梯绝缘层与所述阶梯结构交叠；/n接触插塞，所述接触插塞在所述第一方向上延伸穿过所述阶梯绝缘层以与所述导电图案的通过所述阶梯结构暴露的各个接触部分接触；以及/n屏障图案，所述屏障图案设置在所述阶梯绝缘层的侧壁上。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910196410.0/，转载请声明来源钻瓜专利网。
- 上一篇：SONOS存储器的制作方法
- 下一篇：发光显示装置及制造其的方法
- 同类专利
- 包括电介质材料的电子装置及相关系统及方法-202280015311.8
- M·A·林德曼;C·豪德;福住嘉晃;R·J·希尔 - 美光科技公司
- 2022-01-04 - 2023-10-20 - H10B43/50
- 本发明涉及电子装置，其包括邻近源极触点的掺杂电介质材料、邻近所述掺杂电介质材料的交替导电材料及电介质材料的层级及延伸穿过所述层级、所述掺杂电介质材料及所述源极触点且到源极堆叠中的支柱。还公开相关方法及电子系统。
- 半导体存储装置-202210683129.1
- 冈田信彬;海野正树;竹中博幸;高桥好明;前嶋洋 - 铠侠股份有限公司
- 2022-06-16 - 2023-10-10 - H10B43/50
- 本发明的实施方式提供一种能达成高集成化的半导体存储装置。实施方式的半导体存储装置具备经由多个贴合电极而贴合的第1芯片及第2芯片。第1芯片具备半导体衬底。第2芯片具备多个第1导电层、与多个第1导电层对向的多个半导体层、包含多个位线的第1配线层、包含多根配线的第2配线层、及包含多个第1贴合电极的第3配线层。第2配线层中的多根配线分别具备：第1部分，设置于从第1方向观察与多个位线中的一者重叠的区域，且电连接于多个位线中的一者；及第2部分，设置于从第1方向观察与多个第1贴合电极中的一者重叠的区域，且连接于多个第1贴合电极中的一者。这些配线的至少一部分具备连接于第1部分的第2方向的一端部、及第2部分的第2方向的一端部的第3部分。
- 半导体存储装置及半导体存储装置的制造方法-202210693507.4
- 一木伸仁;中塚圭祐;荒井伸也;坂田晃一;桥本晋 - 铠侠股份有限公司
- 2022-06-17 - 2023-10-10 - H10B43/50
- 实施方式提供能够增加数据擦除时的空穴的供给量的半导体存储装置及其制造方法。本实施方式的半导体存储装置具备第一布线、第二布线、存储柱、半导体层和接触插塞。第二布线相对于第一布线设置在第一方向上的上方。存储柱在第一方向上贯通第一布线及第二布线的至少一部分。半导体层设置在存储柱的内部，在第一方向上延伸。接触插塞以使其下表面设置在存储柱的内部、且下表面在比第二布线的上表面更靠下侧的位置与半导体层接触的方式设置，且接触插塞包含金属。
- 具有穿过堆叠体的外围接触通孔结构的多层级存储器器件及其制造方法-201780004961.1
- J.于;Z.卢;小川裕之;D.毛;K.山口;S.T.李;李耀升;J.阿尔斯梅尔 - 桑迪士克科技有限责任公司
- 2017-02-10 - 2023-10-10 - H10B43/50
- 可以采用最少附加处理步骤形成延伸穿过三维存储器器件的多个层级结构的去往外围器件的接触。可以与形成第一存储器开口同时地形成穿过第一层级结构的第一外围通孔腔。可以与形成牺牲存储器开口填充结构同时地在第一外围通孔腔中形成牺牲通孔填充结构，该牺牲存储器开口填充结构形成在第一存储器开口中。可以与形成字线接触通孔腔同时地形成穿过第二层级结构的第二外围通孔腔，该字线接触通孔腔延伸到第一和第二层级结构中的导电层的顶表面。在移除牺牲通孔填充结构之后，第一和第二外围通孔腔可以填充有导电材料，以与形成字线接触通孔结构同时地形成外围接触通孔结构。
- 半导体存储器设备-202211434724.8
- 朴楢珍;李南宰;崔殷硕 - 爱思开海力士有限公司
- 2022-11-16 - 2023-09-29 - H10B43/50
- 本公开内容提供了一种半导体存储器设备。该半导体存储器设备包括：外围电路结构，在半导体衬底上；导电线，连接到外围电路结构；外围电路侧键合导电图案，连接到导电线；外围电路侧辅助键合导电图案，与外围电路侧键合导电图案间隔开；单元阵列侧键合导电图案，与外围电路侧键合导电图案接触；单元阵列侧辅助键合导电图案，与外围电路侧辅助键合导电图案接触；以及存储器单元阵列，连接到单元阵列侧键合导电图案。
- 半导体器件的形成方法-202310944612.5
- 曹俊;王军明;陆涵蔚 - 上海华虹宏力半导体制造有限公司
- 2023-07-28 - 2023-09-22 - H10B43/50
- 本发明提供了一种半导体器件的形成方法，包括：提供SONOS存储器的IP单元，IP单元包括依次形成在半导体基底上的顶层金属层和钝化层，钝化层覆盖顶层金属层，顶层金属层呈多个条形状，顶层金属层以及钝化层在端部与半导体基底之间形成有夹角，顶层金属层以及钝化层在侧面与半导体基底之间形成有夹角；在钝化层的表面形成一层第一光刻胶层，第一光刻胶层覆盖钝化层和夹角；去除钝化层表面的第一光刻胶层，将夹角内的第一光刻胶保留；刻蚀钝化层，露出部分顶层金属层的表面，以作为PAD；清除残留在夹角的第一光刻胶层。本发明可以保护顶层金属层在夹角处的边角，防止顶层金属层被误刻蚀，从而减少外观异常及封装可靠性的异常。
- 包含具有横向突出轮廓的分立电荷存储元件的三维存储器装置及其制造方法-202180089032.1
- R·N·B·赛义德;R·S·马卡拉;S·卡纳卡梅达拉;周非 - 桑迪士克科技有限责任公司
- 2021-05-26 - 2023-09-08 - H10B43/50
- 一种三维存储器装置包含：绝缘层与导电层的交替堆叠，其位于衬底上方；存储器开口，其竖直地延伸穿过所述交替堆叠并且具有在所述导电层的层级处的横向突出部；以及存储器开口填充结构，其位于所述存储器开口中。所述存储器开口填充结构中的每一者包含竖直半导体通道、横向包围所述竖直半导体通道的电介质材料衬里以及横向包围所述电介质材料衬里且位于所述横向突出部的容积内的分立存储器元件的竖直堆叠。每个分立存储器元件包含竖直内侧壁和凸形或阶梯式外侧壁。
- 半导体器件以及该半导体器件的制造方法-201910196410.0
- 严大成 - 爱思开海力士有限公司
- 2019-03-15 - 2023-09-08 - H10B43/50
- 半导体器件以及该半导体器件的制造方法。一种半导体器件包括：多个导电图案，其在第一方向上层叠并彼此间隔开以形成阶梯结构；阶梯绝缘层，其与阶梯结构交叠；接触插塞，其在第一方向上延伸穿过阶梯绝缘层以与导电图案的各个接触部分接触；以及屏障图案，其设置在阶梯绝缘层的侧壁上。
- 包含由气隙间隔开的位线的半导体器件及其形成方法-202180089721.2
- 松野光一;东谷政昭;J·阿尔斯迈耶 - 桑迪士克科技有限责任公司
- 2021-05-28 - 2023-09-01 - H10B43/50
- 本发明公开了一种半导体结构，包括半导体器件、电连接至半导体器件的位线、位于位线之间的气隙、封盖层级材料层、位于位线和封盖层级材料层之间的通孔层级介电材料层、以及导电通孔结构，该导电通孔结构延伸穿过通孔层级介电材料层并接触位线中的相应一者的顶表面。封盖层级材料层包含暴露气隙的包含腔体的开口。封盖层级材料层包含延伸到包含腔体的开口的外围区中的突出部分。
- 包括接合部的半导体器件及其制造方法-202211402081.9
- 林米乐 - 爱思开海力士有限公司
- 2022-11-10 - 2023-08-18 - H10B43/50
- 本公开涉及包括结合部的半导体器件及其制造方法。在一个实施例中，一种制造半导体器件的方法，包括：提供第一衬底结构，第一衬底结构包括第一衬底体、在第一衬底体之上彼此相邻设置的第一导电连接结构和具有负电荷的第一二维无机层；提供第二衬底结构，第二衬底结构包括第二衬底体、在第二衬底体之上彼此相邻设置的第二导电连接结构和具有负电荷的第二二维无机层；以及将第一衬底结构和第二衬底结构彼此接合，以使得第一导电连接结构和第二导电连接结构彼此连接以及第一二维无机层和第二二维无机层彼此接合。
- 含有用于增强结构支撑的桥接件的三维存储器装置及其形成方法-202180087677.1
- 水野真太;饭塚健三;清水悟;和泉圭佑;樋上达也;寺泽佑仁;岛袋诚司;伊藤良介;张艳丽;J·阿尔斯迈耶;吉田佑介 - 桑迪士克科技有限责任公司
- 2021-06-14 - 2023-08-11 - H10B43/50
- 一种三维存储器装置包含：第一字线区，其包含第一字线和连续绝缘层的第一交替堆叠；第一存储器堆叠结构，其竖直地延伸穿过所述第一交替堆叠；第二字线区，其包括第二字线和所述连续绝缘层的第二交替堆叠；第二存储器堆叠结构，其竖直地延伸穿过所述第二交替堆叠；多个电介质分离器结构，其位于所述第一字线区与所述第二字线区之间；以及至少一个桥接区，其位于所述多个电介质分离器结构之间以及所述第一字线区与所述第二字线区之间。所述连续绝缘层在所述第一字线区中的所述第一交替堆叠与所述第二字线区中的所述第二交替堆叠之间延伸穿过所述至少一个桥接区。
- 具有沿柱阵列块之间的狭缝区隔开的支撑柱的微电子装置以及相关方法和系统-202180067181.8
- A·查杜鲁;I·V·恰雷 - 美光科技公司
- 2021-10-04 - 2023-07-14 - H10B43/50
- 一种微电子装置包含堆叠结构，所述堆叠结构包括以层次布置的绝缘结构和导电结构的竖直交替序列。至少一个狭缝区将所述堆叠结构划分为块。每个块包括有源柱阵列。沿所述至少一个狭缝区的是狭缝结构区段和支撑柱结构的水平交替序列。所述狭缝结构区段和所述支撑柱结构各自竖直延伸穿过所述堆叠结构。还公开了额外微电子装置，以及相关方法和电子系统。
- 存储器装置及其制造方法-202080103079.4
- L·弗拉汀;P·凡蒂尼;F·佩里兹 - 美光科技公司
- 2020-07-22 - 2023-07-04 - H10B43/50
- 描述用于垂直3D存储器装置的方法、具有垂直3D存储器装置的设备及垂直3D存储器装置。垂直3D存储器装置可包括：多个接触件，其与多条数字线相关联且延伸穿过衬底；多个字线板，其通过相应介电层彼此分离且包含第一多个字线板及第二多个字线板；介电材料，其定位于所述第一多个与所述第二多个字线板之间，所述介电材料以蛇形形状延伸于所述衬底上方；多个柱，其形成于所述多个接触件上方且与所述多个接触件耦合；及多个存储元件，其各自包括定位于相应字线板与相应柱之间的凹部中的硫属化物材料，其中所述凹部具有拱形，且所述凹部中的所述硫属化物材料在所述凹部的中部处接触所述相应字线板且在所述凹部的底部处接触所述相应柱。
- 具有平台区域的三维存储器设备的相邻存储器阵列之间的连接区域及其制备方法-201880019277.5
- H·奥加瓦;J·凯 - 闪迪技术有限公司
- 2018-02-23 - 2023-07-04 - H10B43/50
- 本发明提供了一种三维存储器阵列设备，该三维存储器阵列设备包括在一对存储器阵列区域(100)之间的中平面平台区域(TR1、TR2)。三维存储器阵列设备的导电层在一对存储器阵列区域之间连续延伸穿过连接区域(600)，该连接区域邻近中平面平台区域设置。接触导电层的接触通孔结构(86)设置在中平面平台区域中，并且延伸穿过交替堆叠并连接到下面的下部金属互连结构和半导体设备的直通存储器级通孔结构(20)可以穿过中平面平台区域和/或穿过连接区域设置。上部金属互连结构可以连接接触通孔结构和直通存储器级通孔结构。
- 接触焊盘的制造方法及使用该方法的半导体装置的制造方法、以及半导体装置-201880016477.5
- 八田浩一;早川崇;岩下光秋;田中崇 - 东京毅力科创株式会社
- 2018-02-27 - 2023-06-27 - H10B43/50
- 包括以构成阶梯形状的方式对在绝缘层上形成有布线层的配对层进行层叠，向构成所述阶梯形状的台阶部分的露出的所述布线层的上表面供给催化剂溶液以选择性地进行催化剂处理的步骤；以及对进行了该催化剂处理的所述布线层的上表面进行无电解镀覆，使金属层选择性生长的步骤。
- 具有柱密度不同的分层叠组的微电子装置及相关方法和系统-202180066317.3
- M·Z·乌拉;张晓松;A·L·奥尔森;M·M·伊斯兰;T·M·Q·陈;朱超;Z·杨;M·L·卡尔森;张辉钦;D·A·奎利;邓钶锡 - 美光科技公司
- 2021-09-03 - 2023-06-23 - H10B43/50
- 微电子装置包含下部叠组和上部叠组，所述下部叠组和所述上部叠组各自包括堆叠结构，所述堆叠结构具有布置成叠层的绝缘结构和导电结构的竖直交替序列。柱的下部阵列延伸穿过所述下部叠组的所述堆叠结构，且柱的上部阵列延伸穿过所述上部叠组的所述堆叠结构。所述下部阵列中的所述柱沿着所述下部叠组与所述上部叠组之间的界面与所述上部阵列中的所述柱对准。至少在包括所述柱的基部的高程处，所述下部阵列中的所述柱的柱密度不同于所述上部阵列中的所述柱的柱密度，“柱密度”是相应阵列的每单位水平区域中的柱数目。还公开了相关方法和电子系统。
- 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统-202180067129.2
- 罗双强;I·V·恰雷;N·M·洛梅利;李晓 - 美光科技公司
- 2021-09-27 - 2023-06-23 - H10B43/50
- 一种形成微电子装置的方法包含形成微电子装置结构。所述微电子装置结构包含堆叠结构，其包括绝缘结构及与所述绝缘结构竖直交替的导电结构；支柱结构，其竖直地延伸穿过所述堆叠结构；蚀刻终止材料，其竖直地上覆于所述堆叠结构；及第一介电材料，其竖直地上覆于所述蚀刻终止材料。所述方法进一步包含移除所述第一介电材料、所述蚀刻终止材料及所述堆叠结构的上部区的部分，以形成插入所述支柱结构的水平相邻群组之间的沟槽；在所述沟槽内形成内衬材料；基本上用第二介电材料填充所述沟槽的其余部分以形成介电阻挡结构。
- 半导体集成电路装置和制造该半导体集成电路装置的方法-202210798829.5
- 郑基昶;金南局 - 爱思开海力士有限公司
- 2022-07-08 - 2023-06-20 - H10B43/50
- 本公开涉及一种半导体集成电路装置和制造该半导体集成电路装置的方法。该半导体集成电路装置包括：半导体基板、第一晶体管、层间绝缘层和第二晶体管。第一晶体管形成在半导体基板上。第一晶体管包括基本平行于半导体基板的表面的水平沟道；层间绝缘层形成在半导体基板的上表面上。穿过层间绝缘层形成接触孔。第二晶体管包括形成在接触孔中的沟道层。第二晶体管的源极和漏极中的任何一个电连接到第一晶体管的电极中的任何一个。
- 三维存储器及制备方法、存储系统-202211174501.2
- 刘小欣;霍宗亮 - 长江存储科技有限责任公司
- 2022-09-26 - 2023-05-23 - H10B43/50
- 本公开提供了一种三维存储器及制备方法、存储系统，涉及半导体芯片技术领域，三维存储器包括阵列器件和第一外围器件。阵列器件包括：第一基底、存储堆叠结构和栅线隔离结构。存储堆叠结构设置在第一基底上，包括交替叠置的栅绝缘层和栅极层。栅线隔离结构包括多个导电部和第一绝缘层，多个导电部中的每个导电部穿存储堆叠结构和第一基底，第一绝缘层设置在导电部与栅极层之间，以及相邻的导电部之间。第一外围器件设置在第一基底远离存储堆叠结构的一侧。导电部延伸至第一外围器件，并与第一外围器件电连接。
- 3D NAND存储器及其形成方法-202110274782.8
- 李兆松;肖莉红;刘沙沙;卢峰;王恩博;邵明;王浩;杨号号;张勇 - 长江存储科技有限责任公司
- 2019-01-31 - 2023-05-12 - H10B43/50
- 本发明涉及一种3D NAND存储器及其形成方法。所述3D NAND存储器的所述形成方法包括：提供半导体衬底，所述半导体衬底上形成有第一堆叠结构，所述第一堆叠结构中具有第一沟道孔，所述第一沟道孔底部的半导体衬底中具有凹槽；在所述凹槽中形成半导体外延层；在所述半导体外延层表面形成金属硅化物层；在所述第一沟道孔侧壁和底部上形成电荷存储层；刻蚀所述第一沟道孔底部上的电荷存储层以及部分金属硅化物层，形成暴露出半导体外延层表面的开口；在所述开口中形成第二沟道层，所述第二沟道层与所述半导体外延层相接触。本发明保证第一沟道孔的特征尺寸保持不变或变化很小，从而保证工艺的稳定性。
- 非易失性存储器件及其制造方法-202110331700.9
- 吴振勇 - 长江存储科技有限责任公司
- 2019-08-23 - 2023-05-02 - H10B43/50
- 一种非易失性存储器件包括第一衬底、第二衬底、存储阵列、电路结构、接合结构和屏蔽结构。第二衬底的第二正面面对第一衬底的第一正面。所述存储阵列布置在第一衬底上并且布置在第一衬底的第一正面处。所述电路结构布置在第二衬底上并且布置在第二衬底的第二正面处。所述接合结构布置在所述存储阵列与所述电路结构之间。所述电路结构通所述接合结构与所述存储阵列电连接。所述屏蔽结构布置在所述存储阵列与所述电路结构之间，并且围绕所述接合结构。所述屏蔽结构电连接至电压源。
- 集成电路系统的导电通孔、包括存储器单元串的存储器阵列、形成集成电路系统的导电通孔的方法，以及形成包括存储器单元串的存储器阵列的方法-202180046104.4
- 王宜平;J·D·格林利;C·豪德 - 美光科技公司
- 2021-07-23 - 2023-04-28 - H10B43/50
- 一种用于形成集成电路系统的导电通孔的方法包括在竖向细长开口的侧壁上方侧向形成衬里。所述衬里包括元素形态硅。在所述竖向细长开口中离子植入所述衬里的最上部分的所述元素形态硅。相对于所述衬里的处于所述最上部分下方的下部部分的不经历所述离子植入的所述元素形态硅，选择性地蚀刻所述衬里的所述最上部分的所述经离子植入的元素形态硅。使所述衬里的所述下部部分的所述元素形态硅与金属卤化物反应以形成所述竖向细长开口的下部部分中的元素形态金属，所述元素形态金属是来自所述金属卤化物的金属。在所述竖向细长开口中在所述元素形态金属顶上并且直接抵靠所述元素形态金属形成导电材料。本文公开了其它实施例，包含独立于方法的结构。
- 3D半导体器件和结构-202211235039.2
- 兹维·奥尔巴克;韩珍优 - 莫诺利特斯3D有限公司
- 2016-09-21 - 2023-04-07 - H10B43/50
- 一种多级半导体器件，包括第一级和第二级，第一级包括存储单元的三维阵列，第二级包括电子电路，其中，第二级键合到第一级。键合包括氧化物对氧化物键合的区域，并且包括金属对金属键合的区域。
- 半导体器件、包括其的电子系统及其制造方法-202211115569.3
- 白石千;权美览;徐晟准 - 三星电子株式会社
- 2022-09-14 - 2023-03-21 - H10B43/50
- 本公开涉及半导体器件、包括其的电子系统及其制造方法。该半导体器件包括具有单元区和连接区的基板以及具有垂直地且交替地堆叠在基板上的电介质层和电极的堆叠结构。该堆叠结构包括沿着第一方向依次布置的第一焊盘部分、第一栅栏部分、第二焊盘部分和第二栅栏部分。第一焊盘部分和第二焊盘部分中的每个具有沿着第一方向形成的第一阶梯结构和沿着与第一方向相交的第二方向形成的第二阶梯结构，第一栅栏部分和第二栅栏部分中的每个包括与电极处于相同水平并与电极间隔开的虚设电极。限定第二部分的第二阶梯结构的电极的侧壁从限定第一焊盘部分的第二虚设阶梯结构的虚设电极的侧壁偏移。
- 半导体器件和包括该半导体器件的数据存储系统-202211104229.0
- 黄允照;金志泳 - 三星电子株式会社
- 2022-09-09 - 2023-03-17 - H10B43/50
- 一种半导体器件，包括：第一衬底结构，该第一衬底结构包括衬底、电路器件、以及电路器件上的第一接合金属层；以及第二衬底结构，在第一衬底结构上连接到第一衬底结构，其中，第二衬底结构包括：板层，具有第一区和第二区；栅电极，堆叠在板层下方并在第二区中沿第二方向延伸不同的长度；沟道结构，在第一区中，穿透栅电极并且各自包括沟道层；输入/输出接触结构，在第二区中，穿透板层和栅电极并且各自包括接触导电层；以及第二接合金属层，连接到第一接合金属层，其中输入/输出接触结构的上表面的高度高于沟道结构的上表面的高度。
- 半导体存储器装置-202210817479.2
- 金基元;金成勳;金雅廩 - 三星电子株式会社
- 2022-07-12 - 2023-03-14 - H10B43/50
- 可提供一种半导体存储器装置，所述半导体存储器装置包括：存储器单元阵列；外围电路元件，被配置为控制基底上的存储器单元阵列的操作；以及布线结构，在外围电路元件上包括彼此间隔开的第一布线结构和第二布线结构，第一电压和不同于第一电压的第二电压被分别施加到第一布线结构的两个相对端，与第一电压和第二电压不同的第三电压被施加到第二布线结构。第一布线结构包括沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开的第一线，第二布线结构包括沿第一方向延伸并且在第二方向上彼此间隔开的第二线，第一线中的一条在第二线之间。
- 半导体器件、制造半导体器件的方法及包括半导体器件的电子系统-202211037446.2
- 姜相敏;金亨俊;李相受;张祐赈;崔铜成 - 三星电子株式会社
- 2022-08-26 - 2023-03-07 - H10B43/50
- 一种半导体器件和制造该半导体器件的方法。该方法可以包括：形成模制堆叠体，该模制堆叠体包括与多个牺牲层交替地布置的多个绝缘层；通过顺序地图案化模制堆叠体来形成初步焊盘部分；形成单元接触孔，该单元接触孔延伸穿过初步焊盘部分和牺牲层部分；通过横向扩展初步焊盘部分和牺牲层部分来形成第一延伸部分和多个第二延伸部分；在第一延伸部分中形成第一绝缘衬层和牺牲环图案；在第二延伸部分中形成氧化物衬层和绝缘环图案；在单元接触孔内形成牺牲插塞；以及用栅电极替换牺牲层，并且用焊盘部分替换初步焊盘部分、第一绝缘衬层和牺牲环图案。
- 半导体器件、半导体存储器件和电子系统-202210920818.X
- 闵柱盛;白在馥;韩智勋 - 三星电子株式会社
- 2022-08-02 - 2023-02-17 - H10B43/50
- 一种半导体器件包括：下绝缘膜，在基板上包括第一沟槽和第二沟槽；在第一沟槽中的第一布线；在第二沟槽中的第二布线；盖绝缘膜，包括绝缘凹陷部分和绝缘衬垫部分；在盖绝缘膜上的上绝缘膜；以及上接触，穿透盖绝缘膜并连接到第一布线。绝缘凹陷部分在第二沟槽中，绝缘衬垫部分沿着下绝缘膜的上表面延伸。上接触包括在第一沟槽中的接触凹陷部分、连接到接触凹陷部分的扩展部分、以及在上绝缘膜内部连接到扩展部分的插塞部分。扩展部分的宽度大于插塞部分的宽度。
- 微电子装置以及相关存储器装置和电子系统-202210966761.7
- E·E·于;M·皮卡尔迪;S·C·耶路瓦鲁 - 美光科技公司
- 2022-08-12 - 2023-02-17 - H10B43/50
- 本申请涉及微电子装置、存储器装置和电子系统。一种微电子装置包括：基底结构；存储器阵列，其位于所述基底结构之上；以及导电衬垫层次，其位于所述存储器阵列之上。所述基底结构包括包含逻辑装置的逻辑区。所述存储器阵列包括所述基底结构的所述逻辑区的水平区域内的竖直延伸存储器单元串。所述导电衬垫层次包括：第一导电衬垫，其大体上在所述基底结构的所述逻辑区的所述水平区域外部；以及第二导电衬垫，其与所述第一导电衬垫水平相邻且在所述基底结构的所述逻辑区的所述水平区域内。
- 半导体存储装置-202210704555.9
- 永嶋贤史;韩业飞 - 铠侠股份有限公司
- 2022-06-21 - 2023-02-07 - H10B43/50
- 实施方式提供一种能谋求提高电特性的半导体存储装置。实施方式的半导体存储装置具备衬底、第1字线、第2字线、第1沟道、第1存储器膜、第2沟道、第2存储器膜、第1绝缘层、第1源极线、及第1漏极线。所述第2字线在作为所述衬底的厚度方向的第2方向自所述第1字线离开。所述第1沟道在第3方向与所述第1字线并排。所述第2沟道在所述第3方向与所述第2字线并排。所述第1绝缘层在所述第2方向位于所述第1字线与所述第2字线之间，且在所述第2方向位于所述第1沟道与所述第2沟道之间。所述第1源极线及所述第1漏极线在所述第2方向延伸。
- 专利分类
