[发明专利]一种内存测试方法在审
| 申请号： | 201910239953.6 | 申请日： | 2019-03-27 |
| 公开（公告）号： | CN109961824A | 公开（公告）日： | 2019-07-02 |
| 发明（设计）人： | 庞潇 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G11C29/36 | 分类号： | G11C29/36;G11C29/52 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种内存测试方法，包括以下步骤：步骤一，写入数据到所有内存空间；步骤二，将步骤一写入的数据取反后间隔地写入内存空间，写入的地址按照设定步长跳变；步骤三，读取步骤二中写入取反数据的内存空间相邻地址的数据，和步骤一中写入数据比较，不一致则报错。本发明能够在测试环节通过对数据类型和地址空间的组合，在测试和生产时排除掉有风险的内存，仅使用品质高的内存，可以有效保证服务器的稳定运行，快速测试出内存错误。 | ||
| 搜索关键词： | 内存空间 写入 内存 内存测试 写入数据 读取 测试环节 地址空间 快速测试 数据类型 数据取反 稳定运行 相邻地址 不一致 报错 取反 跳变 服务器 测试 保证 生产 | ||
【主权项】：
1.一种内存测试方法，其特征在于，包括以下步骤：步骤一，写入数据到所有内存空间；步骤二，将步骤一写入的数据取反后间隔地写入内存空间，写入的地址按照设定步长跳变；步骤三，读取步骤二中写入取反数据的内存空间相邻地址的数据，和步骤一中写入数据比较，不一致则报错；步骤四，写入数据到所有内存空间；步骤五，将步骤四写入的数据取反后间隔地写入行，写入行按照设定步长跳变；步骤六，读取步骤五中写入取反数据的内存空间相邻上下行的数据，和步骤四中写入数据比较，不一致则报错；步骤七，写入数据到所有内存空间；步骤八，将步骤七写入的数据取反后间隔地写入列，写入列按照设定步长跳变；步骤九，读取步骤八中写入取反数据的内存空间相邻左右列的数据，和步骤七中写入数据比较，不一致则报错。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910239953.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种内存测试方法-201910239953.6
- 庞潇 - 苏州浪潮智能科技有限公司
- 2019-03-27 - 2019-07-02 - G11C29/36
- 本发明公开了一种内存测试方法，包括以下步骤：步骤一，写入数据到所有内存空间；步骤二，将步骤一写入的数据取反后间隔地写入内存空间，写入的地址按照设定步长跳变；步骤三，读取步骤二中写入取反数据的内存空间相邻地址的数据，和步骤一中写入数据比较，不一致则报错。本发明能够在测试环节通过对数据类型和地址空间的组合，在测试和生产时排除掉有风险的内存，仅使用品质高的内存，可以有效保证服务器的稳定运行，快速测试出内存错误。
- 双倍速率同步动态随机存储器稳定性测试方法及系统-201810362042.8
- 孙进伟;李洋;杨元成;陈世雷;李金亭;王萧 - 青岛海信电器股份有限公司
- 2018-04-20 - 2018-09-28 - G11C29/36
- 本发明提供一种双倍速率同步动态随机存储器稳定性测试方法及系统。图形处理器在DDR的第一内存区域中填充数据，并将填充的数据复制到DDR的第二内存区域中，完成数据的读取和写入。图形处理器对比设定的预设特征值与第二内存区域中的数据，进而确定DDR稳定性测试结果。大量数据的读取和写入能够增加DDR处理数据的压力，便于检测出DDR的处理数据能力，进而在判断DDR稳定性时，能够提高判断的准确性。大量数据的读取和写入均由图形处理器完成，并没有占用CPU的运算资源，且图形处理器能够快速完成数据处理，因此，通过图形处理器检测DDR稳定性能够大大提高DDR稳定性测试的测试速度和测试效率，且不占用CPU的运算资源。
- 集成电路芯片和半导体存储器件-201210073977.7
- 都昌镐 - 海力士半导体有限公司
- 2012-03-20 - 2017-04-12 - G11C29/36
- 本发明公开了一种集成电路芯片和半导体存储器件。所述集成电路芯片包括内部电路，所述内部电路被配置成产生输出数据；反相判定单元，所述反相判定单元被配置成根据与所述集成电路芯片的状态有关的状态信息将反相信号激活/去激活；以及信号输出电路，所述信号输出电路被配置成响应于所述反相信号而将所述输出数据反相或不将所述输出数据反相，并输出反相的或未反相的输出数据。
- 专利分类
