[发明专利]处理器中断的控制方法及架构在审
| 申请号： | 201911310640.1 | 申请日： | 2019-12-18 |
| 公开（公告）号： | CN112988228A | 公开（公告）日： | 2021-06-18 |
| 发明（设计）人： | 樊卿华;朱振华 | 申请（专利权）人： | 珠海全志科技股份有限公司 |
| 主分类号： | G06F9/26 | 分类号： | G06F9/26;G06F9/4401;G06F1/3287 |
| 代理公司： | 工业和信息化部电子专利中心 11010 | 代理人： | 田卫平 |
| 地址： | 519085 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种处理器中断的控制方法及架构，控制方法包括：接收发往主处理器的中断，并判断中断是否满足预设条件；对符合预设条件的中断进行过滤操作，将不符合预设条件的中断发往主处理器。根据本发明的处理器中断的控制方法，可以帮助主处理器过滤掉一部分中断，从而从根本上减少了进入主处理器的中断数量，减少了将主处理器从cpuidle状态唤醒的“干扰源”，从而降低了主处理器的动态功耗。 | ||
| 搜索关键词： | 处理器 中断 控制 方法 架构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海全志科技股份有限公司，未经珠海全志科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911310640.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 扩展存储器组件-202110670361.7
- V·S·拉梅什 - 美光科技公司
- 2021-06-17 - 2023-02-21 - G06F9/26
- 描述与扩展存储器微代码组件相关的用于执行扩展存储器操作的系统、设备及方法。一种实例设备可包含多个计算装置。所述计算装置中的每一者可包含处理单元及存储器阵列。所述实例设备可包含耦合到所述多个计算装置中的每一者且各自包括微代码指令集的多个微代码组件。所述实例设备可进一步包含耦合到主机及所述多个计算装置中的每一者的通信子系统。所述多个计算装置中的每一者可经配置以从所述主机接收请求、检索所述微代码指令集中的至少一者、传送命令及所述微代码指令集中的所述至少一者、及接收执行所述操作的结果。
- 修改数据处理单元的行为-201610886213.8
- 卡雷尔·胡贝图斯·格拉尔杜斯·沃尔特斯;亚当·雷蒙德·杜利 - ARM 有限公司
- 2016-10-11 - 2022-03-15 - G06F9/26
- 本公开涉及修改数据处理单元的行为。一种装置被提供，该装置包含可重写储存电路，该可重写储存电路储存至少一个指令标识符与行为修改之间的至少一个映射。选择电路自可重写储存电路中选择一选定映射，该选定映射具有识别所接收的指令的指令标识符。所接收的指令引起数据处理单元执行默认行为。控制电路引起数据处理单元根据经行为修改修改后的默认行为来运作。
- 固件快速ROM化方法及装置-202111219565.5
- 农达华;吴焯文;黄露 - 广州芯之联科技有限公司
- 2021-10-20 - 2022-02-11 - G06F9/26
- 本发明公开了固件快速ROM化方法及装置，该方法包括以下步骤：基于宏重命名函数以及变量名称，并将宏进行变量化；将待ROM化的函数及变量的指针对Table指针数据结构的实例进行初始化赋值，该Table指针数据结构中包括指向变量的指针及指向函数的指针；通过宏定义将所述待ROM化的函数及变量的引用替换为对Table指针的引用。本发明通过宏定义对源代码的函数和变量的声明和定义进行修改，方便快速ROM化代码的方法，实现了对变量打补丁，只需要少量修改即可实现对被宏定义区分的代码的可修改性支持，增大了代码ROM化兼容性，从而降低芯片设计制造成本。
- 微控制芯片上的程序运行方法、装置及存储介质-202111011858.4
- 刘吉平;胥和;王翔 - 深圳市航顺芯片技术研发有限公司
- 2021-08-31 - 2021-12-03 - G06F9/26
- 本发明公开了一种微控制芯片上的程序运行方法、装置及存储介质。本发明将非易失性存储器划分为多个存储区域，并下载至少一个应用程序至非易失性存储器中的至少一个存储区域，获取下载应用程序的存储区域所对应的偏移地址，获取总线访问信号，并根据偏移地址对总线访问信号进行验证，若验证通过，则根据偏移地址进行地址转换，得到程序访问地址，根据程序访问地址运行应用程序。本申请实施例可以将微控制芯片上的非易失性存储器划分为多个存储区域，将多个程序下载至这些存储区域中，上电后，再根据非易失性存储器的选项，选择需要执行的程序进行调试以及运行，从而节省程序开发过程中重复的下载调试，提升微控制芯片上程序开发运行的效率。
- 基于块的处理器核复合寄存器-202111002933.0
- D·C·伯格;A·L·史密斯 - 微软技术许可有限责任公司
- 2016-09-13 - 2021-11-26 - G06F9/26
- 本公开的实施例涉及基于块的处理器核复合寄存器。公开了与基于块的处理器核复合寄存器相关的系统、装置和方法。在所公开的技术的一个示例中，处理器可以包括多个基于块的处理器核，多个基于块的处理器核用于执行包括多个指令块的程序。相应的基于块的处理器核可以包括一个或多个可共享资源和可编程复合控制寄存器。可编程复合控制寄存器可以用于配置一个或多个可共享资源中的哪些资源与多个处理器核中的其他处理器核共享。
- 地址划分方法、装置及计算机可读存储介质-201910179399.7
- 付立明;彭卓 - 广州安加互联科技有限公司
- 2019-03-08 - 2021-09-17 - G06F9/26
- 本发明提供一种地址划分方法、装置及计算机可读存储介质，涉及数据处理技术领域。该地址划分方法包括：通过从地址列表中获取目标地址，再判断目标地址和预先设置的地址块是否满足预设条件，得到判断结果，其中，地址块用于存储目标地址，地址块存储于地址块列表中，最后，根据判断结果将目标地址存储至目标地址块中，目标地址块与判断结果相对应。通过判断目标地址和预先设置的地址块是否满足预设条件，再根据判断结果将目标地址存储至对应的目标地址块中，实现了对于地址的划分，避免了终端在读取地址块时对于不需要的地址进行读取，减少了终端读取不需要的地址所花费的时间，提高终端读取地址时的效率。
- 一种CASP指令的执行方法、微处理器及计算机设备-201910803055.9
- 郑重;孙彩霞;王永文;黄立波;隋兵才;倪晓强;王俊辉;雷国庆;郭维;郭辉 - 中国人民解放军国防科技大学
- 2019-08-28 - 2021-07-16 - G06F9/26
- 本发明公开了一种CASP指令的执行方法、微处理器及计算机设备，本发明从指令缓冲取出CASP指令；将CASP拆分成两个微操作，每个微操作带有一个目的操作数，第一个微操作带有三个源操作数，第二个微操作带有两个源操作数；以微操作为单位进行译码、操作数重命名、分派和执行。第一个微操作执行将携带操作数和存储区域值比较，如果不等，则CASP指令执行结束，写回结果；否则再执行第二个微操作，获取数据的写权限，比较并写存储区域，写回结果。本发明能减少指令执行通路的源寄存器和目的寄存器通道个数，减少CASP指令执行通路数据存储宽度，并加速该指令的执行。
- 对象存储器数据流指令执行-201680016481.2
- S.弗兰克;L.里巴克 - 乌尔特拉塔有限责任公司
- 2016-01-20 - 2021-07-06 - G06F9/26
- 本发明的实施例提供了用于管理处理、存储器、存储体、网络和云计算的系统和方法，以显著地改善处理节点的效率和性能。更具体地，本发明的实施例涉及对象存储器结构的指令集。该对象存储器结构指令集可以用于基于存储器对象的元数据中定义的触发器来提供唯一的指令模型。该模型表示动态数据流的执行方法，其中基于存储器对象的实际相关性执行进程。这提供了高度的存储器和执行并行性，这进而又提供了存储器对象之间的存取延迟的变化的容限。在该模型中，基于数据存取来执行和管理指令序列。这些序列可以是任意长度，但短序列更高效并提供更大的并行性。
- 处理器中断的控制方法及架构-201911310640.1
- 樊卿华;朱振华 - 珠海全志科技股份有限公司
- 2019-12-18 - 2021-06-18 - G06F9/26
- 本发明提出了一种处理器中断的控制方法及架构，控制方法包括：接收发往主处理器的中断，并判断中断是否满足预设条件；对符合预设条件的中断进行过滤操作，将不符合预设条件的中断发往主处理器。根据本发明的处理器中断的控制方法，可以帮助主处理器过滤掉一部分中断，从而从根本上减少了进入主处理器的中断数量，减少了将主处理器从cpuidle状态唤醒的“干扰源”，从而降低了主处理器的动态功耗。
- 运算方法、装置及相关产品-201811222454.8
- 不公告发明人 - 中科寒武纪科技股份有限公司
- 2018-10-19 - 2021-01-26 - G06F9/26
- 本公开涉及一种运算方法、装置及相关产品。该装置包括设备确定模块和指令生成模块，设备确定模块用于根据接收到的标量计算宏指令，确定执行标量计算宏指令的运行设备。指令生成模块用于根据标量计算宏指令和运行设备，生成运行指令。本公开实施例所提供的运算方法、装置及相关产品，可跨平台使用，适用性好，指令转换的速度快、处理效率高、出错几率低，且开发的人力、物力成本低。
- 微控制单元及其控制方法和控制装置-201710761541.X
- 周博;李奇峰;杨云 - 比亚迪股份有限公司
- 2017-08-30 - 2021-01-01 - G06F9/26
- 本发明公开了一种微控制单元及其控制方法和控制装置及汽车，所述微控制单元包括中央处理器、通路逻辑单元、总线和程序存储器，所述控制方法包括以下步骤：在系统运行的过程中，获取中央处理器发出的程序地址；判断程序地址是否为通路逻辑单元中的预设地址；如果程序地址为通路逻辑单元中的预设地址，则获取通路逻辑单元中与预设地址相匹配的预设程序；以及将预设程序发送至中央处理器，以使中央处理器执行预设程序。本发明实施例的控制方法，可使中央处理器在获取预设程序的过程中，无需占用总线访问程序存储器，从而总线上挂载的其它设备之间，均能够通过释放的总线逻辑进行数据传输通信，实现了总线的有效利用。
- 一种DTP处理器的中断快速切换方法及装置-201711450043.X
- 孙建辉;刘沂青;黄发忠;李登旺;邢志强;张紫晗;刘笑宇 - 山东师范大学
- 2017-12-27 - 2020-11-20 - G06F9/26
- 本发明公开了一种DTP处理器的中断快速切换方法及装置，该方法包括：接收中断信号，所述中断信号包括DTP处理器由用户模式切换到IRQ一般中断模式，或由用户模式切换到SWI软中断模式，或由用户模式切换到WATCH监控点中断模式；根据中断信号，将用户模式下CPSR寄存器中的数值分别复制到IRQ一般中断模式下的SPSR寄存器、SWI软中断模式下的SPSR寄存器或WATCH监控点中断模式下的SPSR寄存器，完成从用户模式到IRQ一般中断模式、SWI软中断模式或WATCH调试模式的切换。本发明解决了传统的多核处理器中断切换判断条件复杂的问题，有利于提高RISC处理器的处理效率。
- 调度微指令序列的方法及装置-202010739799.1
- 王祎磊 - 北京忆芯科技有限公司
- 2015-05-18 - 2020-10-30 - G06F9/26
- 本申请公开了调度微指令序列的方法及装置，该方法包括当接收到第一命令时，执行对应于所述第一命令的第一微指令序列；当接收到第二命令时，若所述第一微指令序列正在执行中，暂停所述第一微指令序列；执行对应于所述第二命令的第二微指令序列。
- 执行微指令的存储控制器-202010739809.1
- 王祎磊 - 北京忆芯科技有限公司
- 2015-05-18 - 2020-10-30 - G06F9/26
- 本申请公开了执行微指令的存储控制器。该存储控制器包括微指令存储器、微指令处理器与接口控制器；所述微指令存储器存储微指令序列；所述微指令处理器从微指令存储器读取微指令序列，所述微指令处理器调度或执行微指令序列，以使所述接口控制器向存储器件发出访问存储器件的命令；处理第一命令时，所述微指令处理器执行与所述第一命令对应的微指令序列；其中，所述第一命令为来自用户或上层系统的命令。
- 用于扩展微代码修补的硬件处理器和方法-201911203512.7
- S·D·盖蒂 - 英特尔公司
- 2019-11-29 - 2020-07-07 - G06F9/26
- 描述了用于通过管芯上和管芯外安全存储扩展微代码修补的硬件处理器和方法。在一个实施例中，用于存储微操作的附加存储资源是在运行时未使用和/或未由处理器的配置使用的高速缓存的(多个)部分。例如，附加的存储资源可以是高速缓存的一部分，该部分用于在核转变为关断至核的电压的功率状态时存储来自核的上下文信息。此类部分的非限制性示例是一个或多个部分，用于：针对线程转变为空闲或关闭，存储上下文信息；对于多核处理器的核转变为空闲或关闭，存储上下文信息；或对于高速缓存一致性电路(例如，高速缓存盒(CBo))转换为空闲或关闭，存储一致性信息。
- 可变转换后备缓冲器(TLB)编索引-201880006348.8
- 玛雅·穆吉尔;A·约瑟夫·赫内;L·王;G·纳赛尔;A·G·米尔布丽;E·A·巴里亚;P·赫特利 - 优创半导体科技有限公司
- 2018-01-12 - 2019-09-13 - G06F9/26
- 处理器包括：转换后备缓冲器(TLB)，其包括多个路，其中每个路与相应的页面大小相关联；以及处理核心，其通信地耦合到所述TLB，以：执行与虚拟存储器页面相关联的进程；识别多个路中的第一路，其中第一路与第一页面大小相关联；使用虚拟存储器页面和第一路的第一页面大小来确定索引值；使用索引值来确定第一路的第一TLB条目；以及使用存储在第一TLB条目中的存储器地址转换来将第一虚拟存储器页面转换为第一物理存储器页面。
- 基于可变优先级的中断仲裁方法及其系统-201910190534.8
- 薛源;陈博文;李旭坤 - 西安瑞思凯微电子科技有限公司
- 2019-03-13 - 2019-06-28 - G06F9/26
- 本发明涉及一种基于可变优先级的中断仲裁方法及其系统。该方法包括建立中断物理信息与中断逻辑信息的映射关系；根据所述映射关系对中断进行分组并仲裁各分组内中断的优先级；以及根据各分组内中断的优先级对当前中断与待上报中断进行仲裁。本发明提供的中断仲裁方法可以根据用户的实际需求完成中断优先级的排布、中断的分组以及上报，相比于现有的仲裁方法可以减少中断上报的时间，提高中断上报的效率。
- 用于改变控制单元的存储器中的软件的方法和计算机系统-201410699555.X
- T·胡弗纳格尔;M·德莱斯勒;B·凯勒斯 - 帝斯贝思数字信号处理和控制工程有限公司
- 2014-11-27 - 2018-07-13 - G06F9/26
- 本发明涉及一种用于改变电子控制单元的存储器中的软件的方法和计算机系统。旁路例程存储在电子控制单元的工作存储器中并且旁路例程的存储器地址存储在表中。服务函数从所述表读取地址并且调用所述旁路例程。通过删除表项，在电子控制单元的运行时间可替换旁路例程。在按照本发明的方法的一种实施形式中，服务函数的调用借助重叠存储器、内存管理单元或借助监视点集成到电子控制单元的程序代码中。
- 用于提供混合模式来访问SSD驱动器的方法和装置-201680060649.X
- Y·R·黄 - 科内克斯实验室公司
- 2016-10-14 - 2018-06-08 - G06F9/26
- 公开了一种包含主机、固态驱动器(“SSD”)和能够执行混合模式非易失性存储器(“NVM”)访问的控制器的系统配置。在接收到用于访问存储在NVM中的信息的具有逻辑块地址(“LBA”)的命令时，将辅助闪存转换层(“FTL”)索引表加载到第一缓存，并且搜索第三缓存中的条目以确定与存储的FTL表相关联的有效性。当第三缓存中的条目无效时，搜索第二缓存中的FTL索引表以标识有效的FTL表条目。如果第二缓存包含无效的FTL索引表，则将新的FTL索引表从NVM加载到第二缓存。该进程随后将由FTL索引表索引的FTL表的至少一部分加载在第三缓存中。
- 一种ROM代码补丁运行方法和系统-201710469792.0
- 余恒昌 - 深圳芯邦科技股份有限公司
- 2017-06-20 - 2017-11-24 - G06F9/26
- 本发明公开了一种ROM代码补丁运行方法和系统，适用于C语言环境，包括为原始代码内的函数设置基于函数指针的接口，所述原始代码存储于ROM；从非易失性存储器读取补丁代码并将其存储于RAM；根据接口的函数指针选择读取原始代码或补丁代码并运行。该系统用于执行对应方法。本发明通过为存储于ROM的原始代码的函数预设函数指针型接口，当运行函数时，会根据函数指针的变量选择对应位置的原始代码或者补丁代码运行，能够在ROM环境下有效的导入补丁代码并使用。
- 虚拟设备部署-201180063285.8
- P.勒马希厄;S.哈尔策尔;J.M.劳勒;J.弗拉齐尔 - EMC公司
- 2011-12-23 - 2017-07-11 - G06F9/26
- 用于高效处理信息的方法、制品和装置。在一些实施例中，这包括确定要虚拟化的物理设备、基于该物理设备创建虚拟设备以及将该虚拟设备存储在存储阵列中。在一些实施例中，创建该虚拟设备包括从模板创建该虚拟设备。
- 将数据存储到虚拟高速存储系统中的系统和方法-201080063971.0
- 桑达·艾伊尔;莊尚值 - 实录系统有限公司
- 2010-12-15 - 2013-01-09 - G06F9/26
- 本发明公开一种提供高速存储操作的系统和方法。该技术利用存储空间的虚拟化，将虚拟地址空间映射到不会出现存储库冲突的、较大的物理地址空间。所述较大的物理地址空间，通过将正在被写入到存储的数据的虚拟存储地址移动到会消除存储库冲突的物理存储中的一个不同的位置，避免出现存储库冲突。
- 索引缓存树-201080032903.8
- 丹尼尔·杰弗里·波斯特;尼尔·雅各布·瓦卡拉特;威蒂姆·克梅尔尼特斯基 - 苹果公司
- 2010-07-21 - 2012-05-23 - G06F9/26
- 公开了用于非易失性存储器的存储器映射技术，其中使用易失性和非易失性存储器中的数据结构将逻辑扇区映射为物理页面。在某些实现中，非易失性存储器中的第一查找表将逻辑扇区直接映射为物理页面。易失性存储器中的第二查找表保存非易失性存储器中第一查找表的位置。易失性存储器中的索引树以压缩格式保存最近被写入或访问的逻辑扇区的物理地址。
- 使用聚合的小页面的扩展的页面大小-201080030133.3
- 迈克尔·P·霍穆特;乌维·M·达诺夫斯基;塞巴斯蒂安·比米勒;大卫·S·克里斯蒂;斯蒂芬·迪斯特尔霍斯特;托马斯·弗列韦尔 - 超威半导体公司
- 2010-06-30 - 2012-05-23 - G06F9/26
- 一种包括虚拟存储器分页机制的处理器。所述虚拟存储器分页机制使在处理器上运行的操作系统能使用第一大小和第二大小的页面，所述第二大小大于所述第一大小。所述机制进一步使所述操作系统能使用包括第一大小的两个或更多个连续页面的超级页面。超级页面的大小小于所述第二大小。所述处理器还包括一个页面表，所述页面表包括用于在每一个超级页面中所包括的所述页面中的每一个的单独项。所述操作系统使用单一的虚拟地址来访问每一个超级页面。所述机制将转换后备缓冲器TLB中的单项解释为指包括与响应检测到与TLB中的所述项有关的超级页面使能指示器有效的超级页面对应的一系列页面的存储器区。
- 使用OTP储存设备的方法-200980144045.3
- 约阿夫·约格夫;伊莱·拉斯凯 - 茵芬尼特麦默里有限公司
- 2009-07-29 - 2011-09-28 - G06F9/26
- 本发明提供了一种在基于DOS的具有OTP存储芯片的数据储存设备中管理数据更新的方法，OTP存储芯片包括具有第一存储容量和代码区存取分辨率的代码区与具有第二存储容量和数据区存取分辨率的数据区。第二存储容量大于第一存储容量，并且代码区存取分辨率比数据区存取分辨率好。该方法包括对于写入数据区中的用户数据中的每次变化，按时间顺序将指示FAT和根目录中的变化的日志条目写入代码区中。
- 传播地图-200980132406.2
- 何杉;杰弗里·A·布卢姆;邹德坤 - 汤姆森特许公司
- 2009-08-19 - 2011-07-20 - G06F9/26
- 一种方法，其包括：接收原始编码视频流作为一个输入，访问被划分为码片的编码数据(该码片被进一步划分为块)，接收可能的改变或水印的列表作为另一输入，访问至少一个块，解码每个码片，制作完成每个码片，从列表中提取施加到至少一个块的那些改变，并且使用用于至少一个块的改变从帧间预测或帧内预测来构造传播地图。该方法还进一步包括：使用传播地图解码亮度数据，将亮度数据与保真度阈值进行比较，并且将可能的改变或水印施加到不超过保真度阈值的那些。
- 微处理器及其相关方法-201010215126.2
- 泰瑞·派克斯 - 威盛电子股份有限公司
- 2010-06-25 - 2010-10-20 - G06F9/26
- 微处理器及其相关方法。该微处理器包括第一指令转译器，转译微处理器的指令集架构的指令。上述指令可指定第一形式或第二形式，第一形式指示微处理器将其结果写入至目的寄存器，第二形式指示微处理器将其结果写入至存储器。第一指令转译器相应于遇到上述指令时，产生上述指令为第一形式或第二形式的指示。微码存储器，相应于遇到上述指令时，存储一尾部指令，作为第一指令转译器调用的微码例程的一部分。第二指令转译器，从微码存储器中接收尾部指令及上述指示，并且若上述指示指出第一形式时，回应地产生第一微运算，若上述指示指出第二形式时，回应地产生第二微运算，第一微运算是将结果写入至目的寄存器，第二微运算是将结果写入至存储器。
- 多线程分组处理体系结构-200680001671.3
- 威尔·伊瑟顿;厄尔·科亨;安迪·费戈哈特;唐纳德·E·斯特斯;约翰·威廉斯 - 思科技术公司
- 2006-01-09 - 2009-08-19 - G06F9/26
- 一种网络处理器具有许多新颖的特征，包括多线程处理器阵列、多轮回处理模型和具有硬件管理的分组存储装置的全局分组存储器(GPM)。这些独特的特征允许网络处理器以高数据速率执行高接触型分组处理。网络处理器还可利用基于堆栈的高级编程语言(例如C或C++)来编码。这允许了将软件特征更迅速、更高质量地移植到网络处理器中。当额外的处理特征被添加时，处理器性能也不会严重降低。例如，通过将处理元件分派给不同的有限持续时间到达处理任务和可变持续时间主处理任务，可更智能地处理分组。再循环路径在不同的到达和主处理任务之间移动分组。其他新颖的硬件特征包括将协同处理器操作与多线程处理操作高效混合并提高了缓存亲和力的硬件体系结构。
- 微处理系统、总线地址转换方法以及程序修补方法-200610073041.9
- 陈威仁;林世宏;谢耀晃 - 联发科技股份有限公司
- 2006-04-10 - 2006-11-01 - G06F9/26
- 一种微处理系统、总线地址转换方法以及程序修补方法，所述微处理系统包括：一微处理器，其将一第一地址传送至一第一地址总线；一陷阱控制器，其与所述第一地址总线连结，其包含一陷阱表及一修补表，从所述第一地址总线撷取所述第一地址，依据所述陷阱表及修补表将所述第一地址转换为一第二地址，并将所述第二地址传送至一第二地址总线。本发明将地址指向转换为正确数据，其还可以应用于制造缺陷回复以进行ROM或数据取代，不仅更具有弹性，而且成本更低。
- 专利分类
