[发明专利]一种物联网智能芯片及其生产系统有效
申请号: | 202110611754.0 | 申请日: | 2021-06-02 |
公开(公告)号: | CN113363218B | 公开(公告)日: | 2023-02-07 |
发明(设计)人: | 张毅文;徐书扬;郑章琦;李洛奇;严倩倩;庞汝悦;余捷祯;金键;曾庆巍;康馨仪;汪吉涛;张媛琳;竺颖龙 | 申请(专利权)人: | 杭州创式云科技有限公司 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L21/67;H01L21/677 |
代理公司: | 衢州维创维邦专利代理事务所(普通合伙) 33282 | 代理人: | 林杨 |
地址: | 浙江省杭州市西湖区留*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体制造技术领域,特别是一种物联网智能芯片及其生产系统,包括硅片以及覆盖于硅片外围的膜层,所述硅片包括核心电路本体、密封套以及划片槽,所述密封套设置于核心电路本体的外围并与核心电路本体之间设置有间隔,所述划片槽设置于密封套的外围且处于魔法套与核心电路本体之间,所述密封圈上开设有通孔,所述通孔处布置有导线,所述导线的一端与所述核心电路本体连接,且另一端延伸至划片槽,所述膜层内加入有导电粒子,芯片的物理不可克隆功能更稳定,覆涂层膜生产以及膜层烘干效率更高。 | ||
搜索关键词: | 一种 联网 智能 芯片 及其 生产 系统 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州创式云科技有限公司,未经杭州创式云科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202110611754.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种数据电缆及电缆拉丝装置
- 下一篇:道路提取方法、装置、设备以及存储介质
- 同类专利
- 集成电路-202320055034.5
- C·A·苏亚雷斯·塞戈维亚;D·帕克;C·特鲁伊勒;A·马勒布;S·尼埃尔 - 意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司
- 2023-01-09 - 2023-10-27 - H01L23/00
- 本公开涉及集成电路。一种集成电路,包括:半导体衬底;所述半导体衬底中的电有源区域;以及导热保护结构,所述导热保护结构围绕所述电有源区域在所述集成电路的边界处延伸。由此,提供了改进的集成电路。
- 包括夹持系统的焊线机的操作系统及方法-201980007854.3
- P·J·克雷尔内尔;J·付;C·B·卢钦格 - 库利克和索夫工业公司
- 2019-01-09 - 2023-10-24 - H01L23/00
- 提供一种操作超声波焊接机的方法。方法包括以下步骤:(a)成像(i)由基板支撑的半导体元件和(ii)适于在焊接操作期间固定所述基板的夹持结构中的至少一者;以及(b)利用预确定的标准和来自步骤(a)的信息,确定所述半导体元件和夹持结构的相对位置是否可接受。
- 直接接合结构-202180094803.6
- R·坎卡尔;B·哈巴;P·M·恩奎斯特;小盖厄斯·G·方丹;G·高;C·E·尤佐 - 美商艾德亚半导体接合科技有限公司
- 2021-12-29 - 2023-10-20 - H01L23/00
- 公开了用于生产直接接合结构的方法和用于形成直接接合结构的方法的实施例。直接接合结构可以包括元件,该元件包括有源电子器件、微机电系统、光学元件等。
- 用于高密度2.5D和3D集成的互连方法-201880022465.3
- J·S·甘地;S·瑞玛林嘉;H·刘 - 赛灵思公司
- 2018-03-28 - 2023-10-20 - H01L23/00
- 本发明描述了通过显著减少Cu氧化物形成来在降低的温度(例如,至多200℃)下用于实现铜‑铜(Cu‑Cu)键合的方法和设备。这些技术提供更快的循环时间并不需要特殊措施(例如,形成气体)。这些技术还可实现更长的队列(Q)或分段时间。一个示例性半导体结构(100)一般包括半导体层(102)、被设置在所述半导体层(102)上方的粘附层(104)、被设置在所述粘附层(104)上方的阳极金属层(106),以及被设置在所述阳极金属层(106)上方的阴极金属层(108)。所述阳极金属层(106)的氧化电位可高于所述阴极金属层(108)的氧化电位。这种半导体结构(100)可用于制造IC封装(300,400),所述IC封装实现2.5D或3D的集成。
- 保护膜形成用膜、保护膜形成用复合片及半导体芯片的制造方法-201880069262.X
- 小桥力也;稻男洋一 - 琳得科株式会社
- 2018-10-25 - 2023-10-20 - H01L23/00
- 本发明涉及一种能量射线固化性的保护膜形成用膜(13),将所述保护膜形成用膜(13)贴附于半导体晶圆并照射能量射线,进一步于260℃加热5分钟后所测定的光泽度值(G2)相对于将所述保护膜形成用膜(13)贴附于半导体晶圆并照射能量射线后所测定的光泽度值(G1)的降低率(G1‑G2)/G1×100为30%以下。
- 半导体器件和制造其的方法-201910530743.2
- 丁少锋;朴小螺;安正勋 - 三星电子株式会社
- 2019-06-19 - 2023-10-20 - H01L23/00
- 可以提供一种半导体器件,其包括:衬底,具有第一表面和面对第一表面的第二表面,衬底具有通路孔,通路孔从衬底的第一表面朝向衬底的第二表面延伸;在通路孔中的穿通通路;在衬底的第一表面上的半导体部件;以及内部缓冲结构,与通路孔间隔开并在通路孔与半导体部件之间,内部缓冲结构从衬底的第一表面朝向衬底的内部延伸,内部缓冲结构的顶端在比穿通通路的顶端高的水平处。
- 芯片及芯片的制造方法-201980000113.2
- 陆斌;沈健 - 深圳市汇顶科技股份有限公司
- 2019-01-15 - 2023-10-17 - H01L23/00
- 一种芯片及芯片的制造方法。芯片包括芯片本体(10),芯片本体(10)包括:衬底(101)、器件层(102)和多孔硅结构,器件层(102)位于衬底(101);多孔硅结构设置于衬底(101)上,多孔硅结构用于与化学开盖溶液反应以破坏芯片本体(10)。所述芯片,作为化学开盖溶液的硝酸与多孔硅结构反应,以破坏芯片本体,防止芯片内存储的信息被破解和窃取,提高芯片的安全性。
- 半导体装置-201910988541.2
- 大久野幸史 - 三菱电机株式会社
- 2019-10-17 - 2023-10-17 - H01L23/00
- 提供即使在末端区域的电场强,保护膜含有水分的情况下,也会抑制由水分电解作用而形成的生成物的产生的半导体装置。半导体装置在半导体衬底的厚度方向流动主电流,具备:第1导电型的半导体层,设置于半导体衬底之上;第1主电极,设置于半导体层之上;第2主电极,设置于半导体衬底的与第1主电极的设置侧相反侧的主面;第2导电型的电场缓和区域,设置于半导体层的与流动主电流的有源区域相比更靠外侧的末端区域,外侧是指半导体装置的外周侧;第1保护膜,至少覆盖电场缓和区域之上;保护金属膜,从第1保护膜的外侧的端缘部之上设置到半导体层的表面之上;及第2保护膜,设置为覆盖第1主电极的端缘部之上、第1保护膜之上及保护金属膜之上。
- 包括横向移位的位线焊盘的存储器裸片和逻辑裸片的接合组件及其形成方法-202280016014.5
- 外山史晃;金吉妍 - 桑迪士克科技有限责任公司
- 2022-01-21 - 2023-10-10 - H01L23/00
- 本公开提供了一种存储器裸片和逻辑裸片的接合组件。存储器裸片包括存储器阵列、多条位线和存储器侧位线连接焊盘。逻辑裸片包括位于读出放大器区域中的读出放大器以及位于读出放大器区域内并且接合到存储器侧位线连接焊盘中的相应一个存储器侧位线连接焊盘的逻辑侧位线连接焊盘。读出放大器区域在平面图中与多条位线的相应第一子集具有面积重叠,而多条位线的第二子集在平面图中与读出放大器区域不具有面积重叠。
- 采用金属-半导体接合与金属-金属接合的接合组件及其形成方法-202280015800.3
- 侯琳;P·拉布金;东谷政昭 - 桑迪士克科技有限责任公司
- 2022-01-12 - 2023-10-10 - H01L23/00
- 一种第一半导体裸片和第二半导体裸片的接合组件,该接合组件包括第一半导体裸片和第二半导体裸片。该第一半导体裸片包括第一半导体器件、第一金属互连结构和第一金属接合垫,该第一金属互连结构嵌入在第一介电材料层中,该第一金属接合垫被半导体材料层横向地包围。该第二半导体裸片包括第二半导体器件、第二金属互连结构和第二金属接合垫,该第二金属互连结构嵌入在第二介电材料层中,该第二金属接合垫包括主金属接合垫和辅助金属接合垫。该辅助金属接合垫穿过由该半导体材料层的表面部分和辅助金属接合垫的反应形成的金属‑半导体化合物部分而接合到该半导体材料层。该主金属接合垫通过金属到金属接合而接合到该第一金属接合垫。
- 用于焊线和其他电子部件封装设备的智能图案识别系统及相关方法-202280010210.1
- P·J·克雷尔内尔 - 库利克和索夫工业公司
- 2022-02-17 - 2023-10-10 - H01L23/00
- 提供了一种对电子装置封装机的图案识别系统进行操作的方法。该方法包括以下步骤:(a)使用图像采集配方对电子装置封装机上的工件的一部分进行成像;(b)利用与来自步骤(a)的图像相关的图案识别配方来确定是否出现可接受的匹配水平;以及(c)如果在步骤(b)中没有出现可接受的匹配水平,则自动改变(i)图像采集配方和(ii)图案识别配方中至少之一的至少一个参数。
- 显示装置-202010372090.2
- 长谷川利昭;青柳健一;荒木信达;城野毅;大坪胜则;萩本贤哉;水间保宏 - 索尼半导体解决方案公司
- 2015-12-16 - 2023-10-10 - H01L23/00
- 一种显示装置,在基板上设置有第一布线层和包括多个像素的元件部。元件部在每个像素中具有发光元件部和驱动元件,发光元件部包括一个或多个发光元件并且具有发光表面,并且驱动元件用于驱动发光元件部,驱动元件经由第一布线层电耦接至发光元件部。发光元件部的发光表面的端部布置在与驱动元件的上端等高的位置处,或者布置在比该上端高的位置处。
- 具有导电特征的结构及其形成方法-202180093622.1
- C·E·尤佐 - 美商艾德亚半导体接合科技有限公司
- 2021-12-29 - 2023-10-03 - H01L23/00
- 公开了一种元件。该元件可以包括具有非导电键合表面的非导电结构、从非导电键合表面至少部分地延伸穿过非导电结构的厚度的一部分的腔、以及设置在腔中的导电垫。腔具有底面和侧壁。导电垫具有键合表面、以及与键合表面相对的背面。键合表面处的晶粒的平均尺寸小于腔的底面附近的晶粒的平均尺寸。导电垫可以包括具有沿着111晶面取向的晶粒的晶体结构。该元件可以键合到另一元件以形成键合结构。该元件和另一元件可以在没有介入粘合剂的情况下直接彼此键合。
- 附有载体箔的超薄铜箔-201880012137.5
- 范元辰;李先珩;崔恩实;宋基德;金亨哲 - 乐天能源材料公司
- 2018-01-15 - 2023-10-03 - H01L23/00
- 根据本发明的一个实施方案的附有载体箔的超薄铜箔包括载体箔、剥离层、第一超薄铜箔、Al层和第二超薄铜箔,其中剥离层可包含具有剥离性能的第一金属(A1)以及有利于第一金属(A1)的镀覆的第二金属(B1)和第三金属(C1)。
- 电子部件模块以及电子部件模块的制造方法-201880054126.3
- 岩本敬 - 株式会社村田制作所
- 2018-08-13 - 2023-09-22 - H01L23/00
- 抑制将来自外部的电磁波进行阻断的电磁屏蔽性能的劣化。电子部件模块(1)具备电子部件(2)、树脂构造体(3)、例如布线层(5)那样的布线部和屏蔽部(6)。树脂构造体(3)覆盖电子部件(2)的侧面(23)的至少一部分以及第2主面。布线部与电子部件(2)电连接。屏蔽部(6)包含第1导体层(61)以及第2导体层(62)。第1导体层(61)与电子部件(2)分离地设置在电子部件(2)与树脂构造体(3)之间,并具有导电性。第2导体层(62)与布线部分离地设置在布线部与树脂构造体(3)之间,并具有导电性。在屏蔽部(6)中,第1导体层(61)和第2导体层(62)成为一体。
- 半导体结构及半导体制造方法-201710148905.7
- 刘承勋;古进誉;王荣德;谢维伦;王家桦;陈正泓;蔡佩杏 - 台湾积体电路制造股份有限公司
- 2017-03-14 - 2023-09-19 - H01L23/00
- 一种半导体结构具有半导体装置、第一密封环及第二密封环。所述半导体装置具有第一表面及与所述第一表面相对的第二表面。所述第一密封环安置于所述半导体装置的所述第一表面上且相邻于所述第一表面的边缘。所述第二密封环安置于所述半导体装置的所述第二表面上且相邻于所述第二表面的边缘。本发明实施例还提供一种半导体制造方法。
- 半导体装置-201810165948.0
- 甲斐健志;丸山力宏 - 富士电机株式会社
- 2018-02-28 - 2023-09-19 - H01L23/00
- 本发明提供一种半导体装置,其能够抑制构成部件相对于电路图案的接合强度的下降。在半导体装置(10)中,电路图案(12b、12e、12h)在彼此对置的侧面分别形成有保护膜(12b2、12e1、12e4、12h2),不对形成了这些保护膜(12b2、12e1、12e4、12h2)的侧面以外的面进行电镀处理等。因此,如果将半导体元件(15a、15b、15d)和接触部件(16b、16f)直接经由焊料(18h、18i、18l、18b、18f)接合到电路图案(12b、12e、12h),则抑制焊料(18h、18i、18l、18b、18f)相对于多个电路图案(12b、12e、12h)的润湿性的下降。
- 半导体装置-201910433369.4
- 宇都宫裕之 - 艾普凌科有限公司
- 2019-05-23 - 2023-09-12 - H01L23/00
- 半导体装置具有:半导体基板(101),其包含电路区域(CR)和与该电路区域(CR)相邻设置的芯片外周区域(PR);第一层间绝缘膜(102),其设置在半导体基板(101)上;第二层间绝缘膜(104),其设置在第一层间绝缘膜(102)上;第一台阶(ST1),其在芯片外周区域(PR)中,以使芯片外周区域(PR)侧比电路区域(CR)侧低的方式设置在半导体基板(101)与第一层间绝缘膜(102)之间;以及第二台阶(ST2),其在芯片外周区域(PR)中位于比第一台阶(ST1)靠电路区域(CR)侧的位置,并且设置于第二层间绝缘膜(104)。
- 包括覆盖有绝缘氧化物的接合线的半导体封装件、包括该封装件的电子系统及包括该系统的电池模块-202280010643.7
- 朴寿财 - 朴寿财
- 2022-01-07 - 2023-09-08 - H01L23/00
- 本发明提供包括覆盖有绝缘氧化物的接合线的半导体封装件、包括该封装件的电子系统及包括该系统的电池模块。根据本发明的一实施例,所述半导体封装件包括:基板;半导体芯片,其搭载在所述基板上;接合线,其电连接所述基板与所述半导体芯片,且包括位于内部的金属核心部及覆盖所述金属核心部的氧化物绝缘覆盖部;以及第一碎片,其位于所述基板与所述接合线连接的第一部分上,且由与所述接合线的所述氧化物绝缘覆盖部相同的材料构成。
- 显示设备-201710684996.6
- 李善熙;李弼锡;朴注燦;薛英国 - 三星显示有限公司
- 2017-08-11 - 2023-09-08 - H01L23/00
- 一种显示设备包括衬底、阻挡层、晶体管和第一冲击缓冲层。阻挡层设置在衬底上。晶体管设置在阻挡层上。第一冲击缓冲层设置在阻挡层和晶体管之间。第一冲击缓冲层包括纳米结构。纳米结构包括孔隙。
- 保护膜形成用膜及保护膜形成用复合片-201780019966.1
- 小桥力也;稻男洋一 - 琳得科株式会社
- 2017-04-25 - 2023-09-08 - H01L23/00
- 本发明涉及一种保护膜形成用膜,其为能量射线固化性的保护膜形成用膜,其中,在所述保护膜形成用膜中,至少一侧的表面(α)的表面粗糙度(Ra)为0.038μm以上。优选所述表面(α)的表面粗糙度(Ra)为2.0μm以下。
- 用于检测集成电路中的差分故障分析攻击和对衬底的减薄的方法以及相关集成电路-201811180294.5
- A·萨拉菲亚诺斯;A·马扎基 - 意法半导体(鲁塞)公司
- 2018-10-10 - 2023-09-08 - H01L23/00
- 集成电路包括具有背面的半导体衬底。衬底内的第一半导体阱包括电路部件。衬底内的第二半导体阱与第一半导体阱和衬底的其余部分绝缘。第二半导体阱提供了检测设备,该检测设备是可配置的并且被设计为在第一配置中检测经由衬底的背面对衬底的减薄,并且在第二配置中检测通过向集成电路中的故障注入而进行的DFA攻击。
- 半导体封装及其制造方法-202280009620.4
- 崔太燮;姜云;尹镇镐 - LG 伊诺特有限公司
- 2022-01-18 - 2023-09-05 - H01L23/00
- 一种半导体封装,包括:印刷电路板,该印刷电路板包括连接部;IC芯片,该IC芯片布置在所述印刷电路板上;焊料部,该焊料部布置在所述IC芯片的下表面上并且联接到所述连接部;粘合层,该粘合层布置在所述焊料部与所述连接部之间;以及底部填充胶,该底部填充胶布置在所述IC芯片与所述印刷电路板之间,其中,所述粘合层包括热固性树脂,并且所述底部填充胶包括热塑性树脂。
- 半埋式电连接插杆装置-202180086459.6
- 纳塔查·拉波兹;斯蒂芬·卡普乐特;帕特里克·佩雷 - 法国原子能源和替代能源委员会
- 2021-12-22 - 2023-09-05 - H01L23/00
- 本发明涉及一种设置有微电子装置的系统,该微电子装置包括暴露于装置的表面上的基板(100),该基板(100)包括至少一个导电元件(105),以及与该元件(105)电连接并包括突出于装置的表面上的至少一个杆(116)的电连接构件(130),其特征在于,连接构件(130)包括覆盖元件(105)的无机锚固部分(131),并且杆(116)包括掩埋在锚固部分(131)中的部分(1161)以及突出于装置的表面上的部分(1162)。
- 高频模块-201880043613.X
- 野村忠志;森本裕太;小见山稔;胜部彰夫 - 株式会社村田制作所
- 2018-06-28 - 2023-09-05 - H01L23/00
- 维持部件间屏蔽件的特性,并且减少由设置部件间屏蔽件引起的对布线基板的损坏。高频模块1a具备布线基板2、安装于布线基板2的上表面2a的多个部件3a~3d、安装于部件3b与部件3c之间的屏蔽部件4、覆盖各部件3a~3d以及屏蔽部件4的密封树脂层5、以及覆盖密封树脂层的表面的屏蔽膜6,在密封树脂层5的上表面5a形成供屏蔽部件4露出的凹部10,并且该凹部10不到达密封树脂层5的侧面地形成于边缘的内侧,屏蔽膜6还覆盖凹部10的壁面10a以及屏蔽部件4经由凹部10露出的部分。
- 模块-202190000637.4
- 小田哲也 - 株式会社村田制作所
- 2021-07-01 - 2023-09-05 - H01L23/00
- 本实用新型涉及模块。本实用新型涉及的模块(101)具备:基板(1),具有第一面(1a);第一部件(41),安装于第一面(1a),至少一部分被第一导电膜(71)覆盖;密封树脂(6),配置为将第一面(1a)及第一部件(41)覆盖;以及屏蔽膜(8),覆盖密封树脂(6)的远离基板(1)的一侧的面的一部分。在从与第一面(1a)垂直的方向观察时,密封树脂(6)的远离基板(1)的一侧的面具有被屏蔽膜(8)覆盖的屏蔽区域(51)、和没有被屏蔽膜(8)覆盖的非屏蔽区域(52)。非屏蔽区域(52)与第一导电膜(71)的至少一部分重叠。
- 电路模块-202190000652.9
- 大坪喜人;畑濑稔 - 株式会社村田制作所
- 2021-06-18 - 2023-09-01 - H01L23/00
- 本实用新型提供一种能够抑制电路模块的大型化,并且强化针对子模块的屏蔽性能的电路模块。本实用新型的电路模块(1)具备:主基板(20)、安装于主基板(20)的表面(20A)的子模块(40)、设置于主基板(20)的表面(20A)覆盖子模块(40)的至少一部分的主密封树脂(50)、以及覆盖主密封树脂(50)的至少一部分的导电性的屏蔽膜(60)。子模块(40)具备:子基板(41)、安装于子基板(41)的表面(41A)的电子部件(42)、线状且与子基板(41)的表面(41A)和屏蔽膜(60)连接的多个导电部件(43)、以及设置于子基板(41)的表面(41A)覆盖电子部件(42)和各导电部件(43)的子密封树脂(44)。
- 模块-202190000665.6
- 冈部凉平;野村忠志 - 株式会社村田制作所
- 2021-08-17 - 2023-09-01 - H01L23/00
- 本实用新型涉及模块。本实用新型提供一种能够降低在两个屏蔽膜之间产生的寄生电容,而不妨碍模块的低矮化的模块及其制造方法。本实用新型所涉及的模块具备:基板;部件,安装于基板的一方主面亦即上表面;第一屏蔽膜,设置于部件的上表面;密封树脂,设置于上述基板的上表面,以便密封上述部件;第二屏蔽膜,设置于上述密封树脂的上表面或上方;以及低介电构件,配置在上述第一屏蔽膜与上述第二屏蔽膜之间,具有比上述密封树脂的介电常数低的介电常数。
- 集成电路和高频模块-202180079658.4
- 山口幸哉 - 株式会社村田制作所
- 2021-11-15 - 2023-08-29 - H01L23/00
- 集成电路(70)具备:第一基材(71),该第一基材(71)的至少一部分由第一半导体材料构成,在该第一基材(71)形成有电气电路(例如控制电路(80)或开关电路(51、52));第二基材(72),该第二基材(72)的至少一部分由具有比第一半导体材料的热导率低的热导率的第二半导体材料构成,在该第二基材(72)形成有功率放大电路(11);以及低热导构件(73),该低热导构件(73)的至少一部分由具有比第二半导体材料的热导率低的热导率的低热导材料构成,该低热导构件(73)配置于电气电路与功率放大电路(11)之间,其中,在俯视视图中,第一基材(71)的至少一部分与第二基材(72)的至少一部分重叠。
- 裸片及其制备方法-202310937991.5
- 王坤;方万一 - 湖北江城芯片中试服务有限公司
- 2023-07-28 - 2023-08-29 - H01L23/00
- 本发明涉及一种裸片及其制备方法。裸片的制备方法包括:提供裸片,裸片包括功能区;于功能区与裸片的外侧边缘之间的区域内形成至少一个环绕功能区的环状沟槽;于环状沟槽内形成缓冲层。由于环状沟槽内的缓冲层可以在裸片受到外力时提供缓冲,从而能够提高裸片的机械强度。
- 专利分类