[发明专利]数模变换无效
| 申请号： | 97180651.9 | 申请日： | 1997-12-05 |
| 公开（公告）号： | CN1242116A | 公开（公告）日： | 2000-01-19 |
| 发明（设计）人： | S·西格内尔;N·谭 | 申请（专利权）人： | 艾利森电话股份有限公司 |
| 主分类号： | H03M1/72 | 分类号： | H03M1/72 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王勇,陈景峻 |
| 地址： | 瑞典斯*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据一个所发明的递归格雷码至模拟变换算法执行一个格雷码数字输入信号的D/A变换。根据该递归算法,将数字输入的格雷码位连续地应用在算法递归中,每次递归一个格雷码,并且通过递归地更新中间信号产生模拟输出信号。在每个递归中,根据在该递归中应用的特定的格雷码位有选择地将中间信号反相。中间信号的选择性反相是格雷码至模拟算法的固有特性,并且是减小D/A变换中的误差累积的关键。在基于该算法的D/A变换器结构中,偏移误差的累积将变低。此外,信号反相是数字控制的这个事实允许高精度的实施方式,还改进了D/A变换器的性能。 | ||
| 搜索关键词： | 数模 变换 | ||
【主权项】：
1.一种通过应用一预定的基准信号Vr将预定整数N位b(i)的数字输入信号变换成模拟输出信号Vout的方法，其中i是满足1≤i≤N的整数，其特征在于，所述方法包括下列步骤：提供格雷码形式的数字输入信号；以及根据由下式定义的格雷码至模拟算法产生模拟输出信号：Vg(N+1)＝0Vg(i)=12[Vg(i+1)-Vr]·(-1)b(i),i=N,N-1,...,1Vgout＝Vg(1)
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于艾利森电话股份有限公司，未经艾利森电话股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97180651.9/，转载请声明来源钻瓜专利网。
- 上一篇：带传热翅片的换热器
- 下一篇：作为减肥药的取代苯并[1,4]二噁烷
- 同类专利
- SAR-DAC器件及其工作方法-202110785299.6
- 肖艳;翁芊 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2019-01-10 - 2023-07-14 - H03M1/72
- 一种SAR‑DAC器件及其工作方法，SAR‑DAC器件包括：比较器，比较器有正输入端和负输入端；DAC核心单元，DAC核心单元包括：第一电容，第一电容有第一充放电端；第二电容，第二电容有第二充放电端；电流控制放电结构；电流控制放电结构包括若干个电流束电路单元，各个电流束电路单元均包括第一放电输入端和第二放电输入端，各第一放电输入端均与第一充放电端和正输入端连接，各第二放电输入均与第二充放电端和输入端连接；电流控制放电结构适于采用至少部分数量的电流束电路单元通过第一放电输入端对第一电容放电，还适于采用至少部分数量的电流束电路单元通过第二放电输入端对第二电容放电。所述SAR‑DAC器件的性能提高。
- 一种逐次逼近型数模转换器-201811095436.8
- 刘术彬;韩昊霖;阮予;丁瑞雪;朱樟明;杨银堂 - 西安电子科技大学
- 2018-09-19 - 2020-10-20 - H03M1/72
- 本发明涉及一种逐次逼近型数模转换器，包括：第一输入端、第二输入端、第一电容阵列；第二电容阵列、第一开关、第二开关和比较器，其中，第一输入端通过第一开关电连接至比较器的正相输入端，且第一电容阵列电连接至比较器的正相输入端；第二输入端通过第二开关电连接至比较器的反相输入端，且第二电容阵列电连接至比较器的反相输入端。本发明解决了传统时序中由于开关电容阵列面积过大引起的功耗问题；此外，最高位电容拆分及非对称结构本身的特点使线性度得以稳定；同时，dummy电容的应用，使得电容面积、功耗进一步降低。
- 串型DAC充电升压系统和方法-201310565968.4
- D·A·登普西 - 亚德诺半导体集团
- 2013-11-14 - 2017-10-27 - H03M1/72
- 本发明的实施方案可提供具有充电升压的串型DAC。该串型DAC可包括多个串（如MSB DAC和LSB DAC）用于将数字字转换成相应的模拟电压。该串型DAC也可包括用以在代码转变（如MSB代码转变）期间将充电耦合进该DAC或从该DAC耦合出的充电升压系统。该串型DAC可用先断后通连接技术进行操作，其中在进行新的连接之前，所有相关连接实质上是开路的。因此，该充电升压可在代码转变之间使该串型DAC中的阻抗元件的稳定时间缩短并且可实质上减少（或消除）毛刺。
- 带两级分段共享运算放大器的乘法型数模转换器-201110245380.1
- 苏晨;肖坤光;尹湘坤;雷朗成;郭艾;刘凡 - 中国电子科技集团公司第二十四研究所
- 2011-08-25 - 2011-12-21 - H03M1/72
- 本发明涉及一种带两级分段共享运算放大器的乘法型数模转换器，它含有一个4位乘法型数模转换单元和一个1.5位乘法型数模转换单元。本发明电路在两级运算放大器之间增加一对开关，将运算放大器的两级进行有效分离，采用两个电容，就起到采样、放大、补偿三种作用，将共享运算放大器的适用范围从相邻流水线前后级同位扩展到前级高位、后级低位，1.5位乘法型数模转换单元的电容使用量降低50%～66%，乘法型数模转换器的功耗减少30%以上。本发明电路具有结构新颖、功耗低、集成度高的特点，适用于高速高精度、低功耗、多通道流水线A/D转换器领域。
- 双路数字模拟转换电路-201120171998.3
- 王忠林;杜玉杰;王树斌 - 滨州学院
- 2011-05-26 - 2011-12-14 - H03M1/72
- 本实用新型涉及一种DA转换电路，特别涉及一种双路DA转换电路。本实用新型提出一种同时实现两路数字模拟转换的技术方案。其特征在于：电路各部分的连接：集成电路U2的28脚与集成电路U4的16脚同时输入时钟1，集成电路U4的13脚与集成电路U6的28脚同时输入时钟2，集成电路U1的11-18脚分别串联电阻后连接集成电路U2的8-1脚，集成电路U2的22脚串联电阻R15后与集成运放电路U3的3脚连接，集成电路U2的22脚另一路串联电阻R12后接模拟地，集成电路U5的11-18脚分别串联电阻后连接集成电路U6的10-3脚，集成电路U6的22脚串联电阻R46后与集成运放电路U7的3脚连接，集成电路U6的22脚另一路串联电阻R43后接模拟地，U4的11-12脚分别串联电阻后与U6的2-1脚连接。
- 电荷畴流水线化电荷重新分配模数转换器-200880007242.6
- M·P·安东尼 - 肯耐特股份有限公司
- 2008-03-05 - 2010-01-13 - H03M1/72
- 提供了一种至少两级的电荷畴流水线。各级包括：电荷存储节点；电荷转移电路，用于将电荷从电荷存储节点传送出所述级；电荷控制电容器，其连接至所述电荷存储节点且由周期性的时钟电压驱动；比较器，其将所述电荷存储节点的电压与基准电压比较；以及数字锁存电路，其在第二周期性的时钟电压的控制下锁存所述比较器输出的状态，并提供来自所述级的锁存的数字输出。流水线的第二级还包括第一电荷重新分配电容器，其连接至第二级的电荷存储节点，且由响应于来自第一级的锁存数字输出的有条件电压驱动。来自所述流水线的各级的电荷输出与对所述级的电荷输入基本相似。
- 一种运放共享的乘法数字模拟转换电路及应用-200710098685.8
- 郑晓燕;周玉梅 - 中国科学院微电子研究所
- 2007-04-25 - 2008-10-29 - H03M1/72
- 本发明涉及数字信号处理技术领域，公开了一种运放共享的乘法数字模拟转换电路，包括第一级乘法数字模拟转换MDAC电路和第二级MDAC电路，所述第二级MDAC电路中有效位数多于第一级MDAC电路中有效位数，第二级MDAC电路中采样电容小于第一级MDAC电路中采样电容，第二级MDAC电路中反馈电容小于第一级MDAC电路中反馈电容。本发明同时公开了一种应用运放共享MDAC电路的低功耗流水线模数转换器。利用本发明，充分利用了运放在每一相的功耗，减小了功耗的浪费。
- 图像显示系统-200710079579.5
- 林韦丞;杨凯杰;佐野景一;汪芳兴;张廷宇 - 统宝光电股份有限公司
- 2007-03-01 - 2008-09-03 - H03M1/72
- 图像显示系统，包括位模拟转换电路，其包括电荷共享电路、电荷抹除电路和电压提升电路。电荷共享电路依序接收数字信号第1至第N－1位，并根据参考电位、接地电位、第一时钟信号和数字信号的第1至第N－1位依序共享与存储电荷于第一和第二电容，电荷抹除电路根据重设信号清除电荷共享电路的电荷，电压提升电路在电荷共享电路接收数字信号的第N－1位后，根据第二时钟信号和数字信号的第N位决定是否提升第二电容的第一和第二端参考电位，在电压提升电路接收数字信号的第N位后，电荷共享电路从第二电容的第二端输出一模拟信号。
- 一种流水线结构的数字∑－△调制器-200710041650.0
- 沈佳铭;洪亮;石春琦;李萌;赖宗声 - 华东师范大学
- 2007-06-06 - 2007-11-28 - H03M1/72
- 一种流水线结构的数字∑－Δ调制器，属于集成电路设计及数字信号处理的技术领域。该调制器基于多级反馈结构，引入以流水线结构工作的积分器，内部采用具有极佳线性度的1比特量化器，输出只是1或者－1，将输出通过加权一定的系数反馈到各级输入，通过加上或减去一个系数，实现反馈计算，省略了复杂的乘法器。该调制器具有的有益效果：1.通过流水线结构工作在全并行状态，使得在同样采样率信号输入下，所需的时钟频率降低了50％以上，从而有效地增大了信号处理的带宽；2.内加有第六开关(K6)，使该调制器可根据输入数据精度的不同而分别工作在5阶或3阶状态，节省了功耗。
- 数模变换-97180651.9
- S·西格内尔;N·谭 - 艾利森电话股份有限公司
- 1997-12-05 - 2000-01-19 -
- 根据一个所发明的递归格雷码至模拟变换算法执行一个格雷码数字输入信号的D/A变换。根据该递归算法,将数字输入的格雷码位连续地应用在算法递归中,每次递归一个格雷码,并且通过递归地更新中间信号产生模拟输出信号。在每个递归中,根据在该递归中应用的特定的格雷码位有选择地将中间信号反相。中间信号的选择性反相是格雷码至模拟算法的固有特性,并且是减小D/A变换中的误差累积的关键。在基于该算法的D/A变换器结构中,偏移误差的累积将变低。此外,信号反相是数字控制的这个事实允许高精度的实施方式,还改进了D/A变换器的性能。
- 信号处理设备-96108663.7
- 金井隆;稻山实;增田稔彦;丰田崇 - 索尼公司
- 1996-07-10 - 1997-05-07 -
- 一种信号处理设备，它能消除再量化误差，从而改善重放的音频。本发明的信号处理设备包括用于使输入的数字信号通过预定频带的数字滤波器以及用于将该数字滤波器的输出转换成模拟信号的数字/模拟转换器，所述设备是这样构成的数字滤波器装置的有效输出位长等于或小于模拟转换器的处理位长，从而，不需要在数字/模拟转换器的前级处进行使数字滤波器装置的输出位长减少的处理，并且，不会出现再量化误差。
- 专利分类
