[发明专利]水平同步信号的同步方法及水平同步信号延迟电路无效
| 申请号： | 98106372.1 | 申请日： | 1998-04-09 |
| 公开（公告）号： | CN1156172C | 公开（公告）日： | 2004-06-30 |
| 发明（设计）人： | 噶里·S·欧沃拉尔;托马斯·C·瓦德 | 申请（专利权）人： | 莱克斯马克国际公司 |
| 主分类号： | H04N10/4 | 分类号： | H04N10/4;H04N1/053;H04N1/23 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 张维 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种以高同步精度实现行间同步的方法及水平同步信号延迟电路。通过一个特殊的高速逻辑模块来实现同步，所述逻辑模块把扫描开始的信号发送到在像素边界瞬间进行工作的一个基于PELCLK的逻辑电路，并且在像素产生逻辑和激光器控制信号之间传递数据时提供子像素移动。使同步误差减小到跟通过单个多路复用器元件时的传播延迟相当。可把这样的延迟控制在小于1/2×10-9秒的数值。不再需要停止和重新启动时钟脉冲。用频率相当低的PELCLK对所有的复杂的像素产生逻辑进行定时，并且不必考虑具体的同步任务。 | ||
| 搜索关键词： | 水平 同步 信号 方法 延迟 电路 | ||
【主权项】：
1.一种以高同步精度在打印机中实现行间同步的方法，包括：提供与像素的产生同步的像素时钟；提供包括多个延迟元件的一个延迟链，所述多个延迟元件的每一个具有数据输出信号；施加一水平同步信号HSYNC到所述延迟链的所述多个延迟元件中的第一个，所述HSYNC与所述像素时钟异步；确定在检测到所述HSYNC之后在所述像素时钟的第一循环发生之前、所述延迟链的所述多个延迟元件中其数据输出信号改变状态的数个延迟元件；以及通过对所述延迟链中其数据输出信号没有改变状态的延迟元件施加一视频数据输入信号，从而通过所述多个延迟元件的一部分对所述视频数据输入信号进行移相。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于莱克斯马克国际公司，未经莱克斯马克国际公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98106372.1/，转载请声明来源钻瓜专利网。
- 上一篇：提高处理效率的图象声音处理装置
- 下一篇：无线呼叫系统和无线呼叫接收机
- 同类专利
- 水平同步信号的同步方法及水平同步信号延迟电路-98106372.1
- 噶里·S·欧沃拉尔;托马斯·C·瓦德 - 莱克斯马克国际公司
- 1998-04-09 - 2004-06-30 -
- 本发明公开一种以高同步精度实现行间同步的方法及水平同步信号延迟电路。通过一个特殊的高速逻辑模块来实现同步，所述逻辑模块把扫描开始的信号发送到在像素边界瞬间进行工作的一个基于PELCLK的逻辑电路，并且在像素产生逻辑和激光器控制信号之间传递数据时提供子像素移动。使同步误差减小到跟通过单个多路复用器元件时的传播延迟相当。可把这样的延迟控制在小于1/2×10-9秒的数值。不再需要停止和重新启动时钟脉冲。用频率相当低的PELCLK对所有的复杂的像素产生逻辑进行定时，并且不必考虑具体的同步任务。
- 专利分类
