[发明专利]减小分离存储块之间信号传输延迟差的集成电路存储器件无效

专利信息
申请号: 200410074887.5 申请日: 2004-08-30
公开(公告)号: CN1591672A 公开(公告)日: 2005-03-09
发明(设计)人: 朴旼相 申请(专利权)人: 三星电子株式会社
主分类号: G11C8/12 分类号: G11C8/12
代理公司: 北京市柳沈律师事务所 代理人: 陶凤波;侯宇
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种集成电路存储器件,包括多个导电通路,该多个导电通路电耦合到该器件分离的存储器阵列所包含的所有存储块并且被设置为用于在读或写操作期间同时访问。所有导电通路为了减小其上所传导的信号的传播延迟差而设置。
搜索关键词: 减小 分离 存储 之间 信号 传输 延迟 集成电路 器件
【主权项】:
1.一种集成电路存储器件,包括:多个导电通路,其电耦合到该器件分离的存储器阵列所包含的所有存储块并且被设置为用于在读或写操作期间同时访问,其中所有所述导电通路为了减小其上所传导的信号的传播延迟差而设置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410074887.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top