[发明专利]一种利用非易失性元器件的电阻特性实现片上信号延时的电路

摘要

本发明一种利用非易失性元器件的电阻特性实现片上信号延时的电路，提出了一种利用非易失性存储芯片(磁性随机存取存储器、自旋转移力矩磁性随机存取存储器、相变随机存取存储器、阻变式随机存取存储器等)中虚设单元内的非易失性元器件构建RC延时电路，这样既节省了芯片面积，降低了成本，又提高了存储芯片中虚设单元的利用率。它在非易失性存储器和非易失性逻辑领域里具有较好的实用价值和广阔应用前景。

主权项

一种利用非易失性元器件的电阻特性实现片上信号延时的电路，其特征在于：它是利用非易失性存储芯片中虚设单元内的非易失性元器件的电阻特性来构建RC延时，方案有二：方案一：根据实际所需，将n个，n大于或等于1虚设单元内的非易失性元器件RX相互串联，然后同一个选定值的电容C构成所需的RC延时电路，这里的C是以任何形式构成的电容装置，采用MOS晶体管构成电容C不额外占用芯片面积，这是因为非易失性元器件RX在制造的过程中是通过Above‑CMOS的后端工艺集成在MOS晶体管上方的；这些串联的非易失性元器件RX所在的虚设单元内的晶体管T始终是关闭的，在特定情况下，这些虚设单元内的晶体管T甚至是不存在，取而代之的是在所有串联起来的非易失性元器件下面的一个由较大的MOS晶体管构成的电容装置；通过对相应的开关Switch进行闭合或断开的控制来选择串联在一起的非易失性元器件RX的数量，进而得到不同的延时效果；当i(1<i<n)个RX串联时，需要闭合Sr1至Sr(i‑1)以及Sci至Sc(n‑1)的所有开关，其余的开关全部断开；当需要n个RX串联时，需要闭合Sr1至Sr(n‑1)的所有开关，同时断开Sc1至Sc(n‑1)的所有开关；相反地，当只需要1个RX时，需要闭合Sc1至Sc(n‑1)的所有开关，同时断开Sr1至Sr(n‑1)的所有开关；方案二：通过将n个，n大于或等于1经改动的虚设单元串联起来构建所需的延时操作，将虚设单元内的晶体管T的源极和漏极相连并接地，栅极接非易失性元器件RX一端，这样就构成了一个1C1R即1个电阻R和1个电容C串联的子RC延时电路，根据延时需要，将预定数量的子延时电路串联在一起实现延时操作；通过对相应的开关Switch进行闭合或断开的控制来选择串联在一起的1C1R子延时电路的数量，进而得到不同的延时效果；当需要n(n大于或等于1)个子延时电路串联时，需要闭合开关Sn，同时断开其它所有开关；上述两种方案通过加入开关电路方法实现可编程的延时电路。