[发明专利]一种减小DRAM节电模式下静态功耗的电路及方法有效
| 申请号： | 201610028544.8 | 申请日： | 2016-01-15 |
| 公开（公告）号： | CN105702280B | 公开（公告）日： | 2018-08-21 |
| 发明（设计）人： | 贾雪绒 | 申请（专利权）人： | 西安紫光国芯半导体有限公司 |
| 主分类号： | G11C11/4074 | 分类号： | G11C11/4074 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 陆万寿 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种减小DRAM节电模式下静态功耗的电路及方法，电路包括DRAM内部供电电压产生器和模式控制电路；所述DRAM内部供电电压产生器用于产生DRAM工作的电压；所述模式控制电路用于：在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络；在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。本发明在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通电路，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压；而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。 | ||
| 搜索关键词： | 一种 减小 dram 节电 模式 静态 功耗 电路 方法 | ||
【主权项】：
1.一种减小DRAM节电模式下静态功耗的电路，其特征在于，包括DRAM内部供电电压产生器和模式控制电路；所述DRAM内部供电电压产生器用于产生DRAM工作的电压；所述模式控制电路用于：在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络；在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络；所述模式控制电路包括开关S1、开关S2、PMOS管以及整体控制电路；DRAM内部供电电压产生器的输出端分成两路，一路通过开关S1连接DRAM内部供电电压网络，另一路通过串联的开关S2和PMOS管连接DRAM内部供电电压网络；整体控制电路用于在DRAM芯片处于节电模式时产生节电模式控制信号控制开关S1断开、开关S2闭合；以及，在DRAM芯片处于非节电模式时产生非节电模式控制信号开关S1闭合、开关S2断开；DRAM芯片处于节电模式时，DRAM内部供电电压产生器产生的电压经过一个PMOS管降压后传送给DRAM内部供电电压网络；DRAM芯片处于节电模式时，DRAM内部供电电压产生器产生的工作电压降压一个PMOS管的阈值电压后传送给DRAM内部供电电压网络。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体有限公司，未经西安紫光国芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610028544.8/，转载请声明来源钻瓜专利网。
- 上一篇：核电厂开式冷却水防过冷系统及方法
- 下一篇：电子装置及光盘驱动器托盘弹出方法
- 同类专利
- 一种LPDRAM的电源门控电路-201910508481.X
- 吴君;杜艳强;张学渊;朱光伟 - 苏州汇峰微电子有限公司
- 2019-06-13 - 2019-08-30 - G11C11/4074
- 本发明公开了一种LPDRAM的电源门控电路，包括第一电平转换器、第二电平转换器、第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管以及第二NMOS管，通过上述方式，本发明提供的LPDRAM的电源门控电路，既能在深度休眠模式关闭内部电源来减少静态漏电流，又能够适应多种电源电压域的控制处理；在退出深度休眠模式后，同时利用高压信号和NMOS管增强了对内部电源网络的驱动能力，减小版图的面积。
- 减小深度休眠模式下LPDRAM的静态功耗电路-201910508468.4
- 吴君;杜艳强;张学渊;朱光伟 - 苏州汇峰微电子有限公司
- 2019-06-13 - 2019-08-23 - G11C11/4074
- 本发明公开了一种减小深度休眠模式下LPDRAM的静态功耗电路，包括LPDRAM的第一门控电路、第二门控电路和命令控制模块，所述的第一门控电路产生内部第一核心电源VDD1I，所述的第二门控电路分别产生内部第二核心电源VDD2I和数据I/O驱动电路电源VDDQI，所述的命令控制模块产生深度休眠使能信号DPD。通过上述方式，本发明提供的减小深度休眠模式下LPDRAM的静态功耗电路，采用两种电源门控电路，可以在深度休眠模式下关掉绝大部分使用内部第一核心电源和内部第二核心电源的器件，减少整个LPDRAM的静态漏电流。
- 内部电压发生电路、半导体存储器件和半导体存储系统-201410834653.X
- 陈炫锺 - 爱思开海力士有限公司
- 2014-12-26 - 2019-07-26 - G11C11/4074
- 一种内部电压发生电路，包括：充电单元，适于在对应于控制信号的时间内充电电荷；充电控制单元，适于产生在对应于温度信息的时间内被激活的所述控制信号，且控制所述充电单元的充电操作；以及输出单元，适于基于通过所述充电操作产生的电荷量来产生内部电压。
- 存储器单元的低功率瞬态电压崩溃装置和方法-201380075687.9
- E·A·卡尔;Y-G·吴;C·德雷 - 英特尔公司
- 2013-05-16 - 2019-05-10 - G11C11/4074
- 描述了用于存储器写帮助的装置，其在写帮助操作期间消耗低功率。该装置包括：供电节点；可操作来调整在供电节点上的电压的器件；以及耦合到供电节点的反馈单元，反馈单元响应于在供电节点上的电压的电压电平而控制器件。
- 半导体存储装置-201410315946.7
- 尹正赫;卓静美 - 爱思开海力士有限公司
- 2014-07-03 - 2019-03-29 - G11C11/4074
- 一种半导体存储装置可以包括：编程电压发生块，被配置成响应于编程代码而产生编程电压；预充电电压发生块，被配置成响应于编程代码和地址而产生预充电电压；以及主位线，被配置成被施加有编程电压和预充电电压。
- 一种减少DRAM高温漏电的电路及方法-201610028533.X
- 贾雪绒 - 西安紫光国芯半导体有限公司
- 2016-01-15 - 2019-03-15 - G11C11/4074
- 本发明公开一种减少DRAM高温漏电的电路及方法，通过监测DRAM芯片所处的环境温度，在环境温度高于或等于阈值的时候控制DRAM带隙基准电路输出第一带隙基准电压值；在环境温度低于阈值的时候控制DRAM带隙基准电路输出第二带隙基准电压值；所述第一带隙基准电压值低于所述第二带隙基准电压值。本发明在高温下将带隙输出电压集中分布在一个小于目标值的较小电压值，这样内部核心电压都会随之降低，从而降低了高温下的漏电流。而在低温下仍然将带隙输出电压值设在目标值，DRAM芯片的时序性能参数不受影响。
- 一种列选择线驱动器电源控制电路和方法-201610200859.6
- 熊保玉;段会福 - 西安紫光国芯半导体有限公司
- 2016-03-31 - 2019-01-15 - G11C11/4074
- 本发明提供一种列选择线驱动器电源控制电路和方法，在动态随机存储器写操作，读操作，预充电操作时使用不同的列选择线驱动器电压，来优化阵列灵敏放大器的读、写可靠性，抗写干扰的能力及列选择线驱动器的漏电电流。通过以行地址有效信号RAVLD，写数据屏蔽信号DM和写使能信号WE为控制信号，通过控制电路对三个信号的逻辑控制，输出对应不同信号状态的不同输出，从而对输出驱动器中的功率器件进行对应的通断控制，从而能够将对应的不同电压进行合理输出。从而满足了不同需求状态下对电源电压的不同需求，结构简单，控制方便，实现容易，可靠稳定，降低能耗，提高了使用寿命。
- CMOS存储器单元无导线供电方法-201811103585.4
- 刘淑慧;刘赛君;刘新明 - 宁波奇巧电器科技有限公司
- 2018-09-21 - 2019-01-11 - G11C11/4074
- 本发明涉及一种CMOS SRAM电路的设计和布图方法，提出CMOS存储器单元无导线供电方法，对阵列内的单元利用N井对PMOS供电从而达到节省布线节省面积的目的。
- 内部电压产生装置-201410288960.2
- 林志丰;张昆辉 - 华邦电子股份有限公司
- 2014-06-25 - 2018-12-18 - G11C11/4074
- 本发明提供一种内部电压产生装置。该内部电压产生装置中，稳压单元侦测内部电压是否低于临界电压，当内部电压低于临界电压时，输出第一电源焊垫所提供的补偿电流给与第二电源焊垫连接的第二电源导线，以稳定内部电压产生装置所提供的内部电压。
- 半导体集成电路装置及半导体装置-201810326952.0
- 高桥弘行;松重宗明 - 瑞萨电子株式会社
- 2018-04-12 - 2018-12-07 - G11C11/4074
- 本发明涉及半导体集成电路装置及半导体装置。即使在受驱动电路具有大型负载时，小型降压驱动器电路也可以以高速向受驱动电路供应内部电位。一种半导体集成电路装置，包括：降压驱动器电路，向由低于从外部电源供应的外部电位的内部电位驱动的受驱动电路供应内部电位。降压驱动器电路包括NMOS晶体管和驱动器电路，NMOS晶体管的漏极耦合到外部电源端子，源极耦合到受驱动电路的电压供应点，外部电源端子耦合到外部电源，驱动器电路用于驱动NMOS晶体管的栅极。
- 半导体存储装置、存储器控制器及存储器的监视方法-201810456542.8
- 永岛裕二 - 拉碧斯半导体株式会社
- 2018-05-14 - 2018-11-23 - G11C11/4074
- 本发明提供半导体存储装置、存储器控制器及存储器的监视方法。具有：监视部，间断地执行对存储器的恶化度进行监视的监视处理；存储器存取部，在接收写入指令的情况下向存储器写入加密数据、第1编码及第2编码，并在接收读出指令的情况下或执行监视处理时从存储器读出加密数据、第1编码及第2编码；解码部，对从存储器读出的加密数据进行解码而得到读出数据；以及错误检测部，对读出数据及从存储器读出的第1编码实施错误检测处理而得到第1错误检测结果、或者对从存储器读出的加密数据及第2编码实施错误检测处理而得到第2错误检测结果，监视部在执行监视处理时使解码部的动作停止，并且基于第2错误检测结果求得所述恶化度。
- 内部电压发生电路-201310744704.5
- 崔珉硕 - 爱思开海力士有限公司
- 2013-12-30 - 2018-10-09 - G11C11/4074
- 一种内部电压发生电路包括：标志信号发生器，适用于产生第一标志信号，并且适用于产生第二标志信号，所述第一标志信号在从深度掉电模式终止的时刻起第一预定时间之后被使能，所述第二标志信号在从第一标志信号被使能的时刻起第二预定时间之后被使能；驱动信号发生器，适用于接收第一标志信号和第二标志信号以产生第一驱动信号和第二驱动信号，并且适用于响应于第一标志信号和第二标志信号而接收预振荡信号以产生第三标志信号和第四标志信号；以及内部电压发生器，适用于响应于第一驱动信号和第二驱动信号而驱动第一内部电压信号，并且适用于响应于第三驱动信号和第四驱动信号而泵浦第二内部电压信号。
- 一种3D动态随机存取存储器及数据保存方法-201711046081.9
- 沈建宏 - 睿力集成电路有限公司
- 2017-10-31 - 2018-09-07 - G11C11/4074
- 本发明公开了一种3D动态随机存取存储器，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，主控逻辑芯片的输入端与易失性数据存储装置电连接在一立体堆栈体中，主控逻辑芯片的输出端用于与非易失性存储器电连接，在电力存储装置的电供应下，主控逻辑芯片用于驱动将从易失性数据存储装置下载的数据转发复制至非易失性存储器。当易失性数据存储装置断电时，主控逻辑芯片已经将提前下载到的数据非易失性存储器进行存储，实现数据保存的目的。本发明还公开了一种3D动态随机存取存储器的数据保存方法，具有上述技术效果。
- 一种减小DRAM节电模式下静态功耗的电路及方法-201610028544.8
- 贾雪绒 - 西安紫光国芯半导体有限公司
- 2016-01-15 - 2018-08-21 - G11C11/4074
- 本发明公开一种减小DRAM节电模式下静态功耗的电路及方法，电路包括DRAM内部供电电压产生器和模式控制电路；所述DRAM内部供电电压产生器用于产生DRAM工作的电压；所述模式控制电路用于：在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络；在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。本发明在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通电路，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压；而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。
- 在数据存储器中识别供电中断和重建数据存储器的方法-201410416313.5
- A.奥 - 罗伯特·博世有限公司
- 2006-12-12 - 2018-05-25 - G11C11/4074
- 本发明涉及用于在数据存储器中识别供电中断和重建数据存储器的方法。为了在含有有用信息单元和分配给所述有用信息单元的检验信息单元的易失性数据存储器中检测供电中断，在读访问有用信息单元时一起读取所分配的检验信息单元，根据所述检验信息单元来判定有用信息是否失真，并且如果在预先规定数量的相继的读访问中将至少两个所读取的有用信息单元认为是失真的，则确定供电失效。
- 一种3D动态随机存取存储器-201721440400.X
- 沈建宏 - 睿力集成电路有限公司
- 2017-10-31 - 2018-05-01 - G11C11/4074
- 本实用新型公开了一种3D动态随机存取存储器，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，主控逻辑芯片的输入端与易失性数据存储装置电连接在一立体堆栈体中，主控逻辑芯片的输出端用于与非易失性存储器电连接，在电力存储装置的电供应下，主控逻辑芯片用于驱动将从易失性数据存储装置下载的数据转发复制至非易失性存储器。当易失性数据存储装置断电时，主控逻辑芯片已经将提前下载到的数据非易失性存储器进行存储，实现数据保存的目的。
- 动态随机存取存储器电路及其电压控制方法-201610446725.2
- 许庭硕;陈至仁 - 南亚科技股份有限公司
- 2016-06-20 - 2017-05-31 - G11C11/4074
- 本发明公开了一种动态随机存取存储器电路及其电压控制方法。动态随机存取存储器电路包含多个记忆单元、多个字元线驱动器以及第一电压产生器。多个字元线驱动器各自电性耦接多个记忆单元。第一电压产生器电性耦接多个字元线驱动器，第一电压产生器用以产生第一电压信号至多个字元线驱动器。其中在多个记忆单元的自我更新周期中，第一电压产生器将第一电压信号由第一准位降低至第二准位。借此，本发明的动态随机存取存储器电路，可降低动态随机存取存储器电路在自我更新周期中的功率损耗。
- 存储器电源时序控制芯片-201621162379.7
- 杨欣龙;洪明哲 - 新唐科技股份有限公司
- 2016-10-25 - 2017-05-03 - G11C11/4074
- 一种存储器电源时序控制芯片，包括多个输入接脚、控制电路及多个输出接脚。此些输入接脚用以接收对应于各处理器平台的多个控制信号。控制电路判断存储器电源时序控制芯片使用在此些处理器平台中的一选定处理器平台，并依据此选定处理器平台的控制信号产生对应的多个电源开关信号。此些输出接脚用以输出此些电源开关信号，以控制此选定处理器平台的存储器的电源时序。
- 用于DRAM中的功率降低的配置-201380027975.7
- A.谢菲尔;J.B.哈尔伯特 - 英特尔公司
- 2013-06-13 - 2017-03-15 - G11C11/4074
- 公开的实施例可以包括具有分段字线启用的设备，分段字线启用耦合到用于选择性地禁用多个分段字线驱动器中的若干分段字线驱动器的逻辑。所述逻辑可以分割所述设备的页以降低通过所述多个分段字线中的被禁用的分段字线的激活而消耗的功率。可以公开其它实施例。
- 一种DDR4DIMM的VREF供电电路-201610948835.9
- 刘铁军 - 郑州云海信息技术有限公司
- 2016-11-02 - 2017-01-04 - G11C11/4074
- 本发明公开了一种DDR4DIMM的VREF供电电路，包括电阻分压电路，用于输出初始参考电压；与电阻分压电路的输出端连接的电压跟随器，用于对初始参考电压进行电压跟随得到参考电压VREF。可见，本发明在电阻分压电路的基础上还增加了一个电压跟随器，电压跟随器使得VREF供电电路的输出阻抗降低，驱动电流增大，驱动能力增强，抗干扰能力增加，从而提高了DDR4 DIMM的VREF供电电路的可靠性。
- 一种列选择线驱动器电源控制电路-201620269253.3
- 熊保玉;段会福 - 西安紫光国芯半导体有限公司
- 2016-03-31 - 2016-10-19 - G11C11/4074
- 本实用新型提供一种列选择线驱动器电源控制电路，在动态随机存储器写操作，读操作，预充电操作时使用不同的列选择线驱动器电压，来优化阵列灵敏放大器的读、写可靠性，抗写干扰的能力及列选择线驱动器的漏电电流。通过以行地址有效信号RAVLD，写数据屏蔽信号DM和写使能信号WE为控制信号，通过控制电路对三个信号的逻辑控制，输出对应不同信号状态的不同输出，从而对输出驱动器中的功率器件进行对应的通断控制，从而能够将对应的不同电压进行合理输出。从而满足了不同需求状态下对电源电压的不同需求，结构简单，控制方便，实现容易，可靠稳定，降低能耗，提高了使用寿命。
- 一种减少DRAM高温漏电的电路-201620040024.4
- 贾雪绒 - 西安紫光国芯半导体有限公司
- 2016-01-15 - 2016-08-17 - G11C11/4074
- 本实用新型公开一种减少DRAM高温漏电的电路，通过监测DRAM芯片所处的环境温度，在环境温度高于或等于阈值的时候控制DRAM带隙基准电路输出第一带隙基准电压值；在环境温度低于阈值的时候控制DRAM带隙基准电路输出第二带隙基准电压值；所述第一带隙基准电压值低于所述第二带隙基准电压值。本实用新型在高温下将带隙输出电压集中分布在一个小于目标值的较小电压值，这样内部核心电压都会随之降低，从而降低了高温下的漏电流。而在低温下仍然将带隙输出电压值设在目标值，DRAM芯片的时序性能参数不受影响。
- 一种减小DRAM节电模式下静态功耗的电路-201620040023.X
- 贾雪绒 - 西安紫光国芯半导体有限公司
- 2016-01-15 - 2016-07-13 - G11C11/4074
- 本实用新型公开一种减小DRAM节电模式下静态功耗的电路，电路包括DRAM内部供电电压产生器和模式控制电路；所述DRAM内部供电电压产生器用于产生DRAM工作的电压；所述模式控制电路用于：在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络；在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。本实用新型在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通电路，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压；而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。
- 一种存储器-201520069985.3
- 亚历山大 - 西安华芯半导体有限公司
- 2015-01-30 - 2015-10-28 - G11C11/4074
- 本实用新型涉及一种存储器，包括数据通路、输出驱动器和电源，还包括复制的数据通路、复制的输出驱动器以及逻辑电路；逻辑电路用于产生冗余数据，并将冗余数据进行处理，使得冗余数据的变化与真实数据相反；复制的数据通路用于将处理后的冗余数据传输给复制的输出驱动器；复制的输出驱动器用于将冗余数据输出；电源用于给数据通路、输出驱动器、复制的数据通路和复制的输出驱动器供电。本实用新型解决了现有的存储器输出数据眼图变化的技术问题，本实用新型可以让存储器在输出数据时电源耗电恒定，从而消除由于电源变化导致的数据眼图变化。
- 半导体芯片及包括该半导体芯片的半导体集成电路-201410525755.3
- 边相镇;高在范;辛尚勋 - 爱思开海力士有限公司
- 2014-10-08 - 2015-04-15 - G11C11/4074
- 本发明涉及一种半导体芯片，其包括适于产生具有预定电平的内电压的内电压产生电路，适于采用所述内电压执行预定操作的目标内部电路，以及控制电路，所述控制电路适于基于由所述目标内部电路产生的操作结果信号检测所述目标内部电路的操作速度，并基于检测到的操作速度产生控制信号，其中用于目标内部电路的内电压的电压电平基于所述控制信号进行控制。
- 基于DDR2内存的分压电路-201420218833.0
- 赵晋 - 四川华立德科技有限公司
- 2014-04-30 - 2014-08-27 - G11C11/4074
- 本实用新型公开了一种基于DDR2内存的分压电路，它包括由第一分压电阻R1和第二分压电阻R2构成的串联电阻电路、由第一滤波电容C1和第二滤波电容C2构成的串联电容电路，第一分压电阻R1的一端与电源电压VDDQ连接，第一分压电阻R1的另一端与第二分压电阻R2的一端串联，第二分压电阻R2的另一端接地，第一滤波电容C1的一端连接于电源电压VDDQ和第一分压电阻R1的公共端，第一滤波电容C1的另一端与第二滤波电容C2的一端串联，第二滤波电容C2的另一端与第二分压电阻R2共地，串联电阻电路和串联电容电路的中点与DDR2内存参考电源端口连接。本实用新型采用电阻分压的方式得到VREF的电压，即节约成本，又能在布局上比较灵活，且能够紧密的跟随VDDQ电压。
- 偏压提供电路、存储区段控制器与存储器电路-201310035222.2
- 林永丰;张坤龙;洪俊雄 - 旺宏电子股份有限公司
- 2013-01-30 - 2014-08-06 - G11C11/4074
- 本发明公开了一种偏压提供电路、存储区段控制器与存储器电路。偏压提供电路位于存储区段控制器内，且存储区段控制器用于存取存储器电路中的一个存储区段。偏压提供电路包含：第一开关，其是维持导通状态；第一电流路径，包含：第二开关，其是根据第一直流偏压而导通；以及，第二电流路径，包含：第三开关，其是根据一第二直流偏压而导通；以及，第四开关，其是根据一存储区段选择信号的控制而导通。其中字线偏压的电平根据操作电压的电平与该第二电流路径的导通状态而改变。
- 电压产生装置-201210504774.9
- 孙彦龙 - 英业达科技有限公司;英业达股份有限公司
- 2012-11-30 - 2014-06-11 - G11C11/4074
- 一种电压产生装置，包括第一分压调整单元与控制单元。第一分压调整单元对工作电压进行调整，并输出第一参考电压给随机存取记忆体单元。第一分压调整单元包括第一及第二分压电路与第一参考电压输出端。第一及第二分压电路对工作电压进行分压。第一参考电压输出端耦接于第一分压电路与第二分压电路之间。第二分压电路依据第一控制信号，调整第二分压电路的阻值，以改变第一参考电压输出端的第一参考电压值，第一分压调整单元提供回应于第一参考电压的第一反馈电压。控制单元提供第一控制信号，并依据第一反馈电压，调整第一控制信号。
- 储存媒体及其控制方法-201210392482.0
- 杜盈德 - 华邦电子股份有限公司
- 2012-10-16 - 2014-04-16 - G11C11/4074
- 本发明提供一种储存媒体及控制方法，储存媒体包括一存储阵列、一存取模块以及一电源供应模块。存储阵列用以储存资料。存取模块根据一外部指令，存取存储阵列。电源供应模块包括多个电压产生单元、一触发单元以及一调整单元。当电压产生单元中的一电压产生单元被致能时，被致能的电压产生单元供电予存储阵列与存取模块的至少一者。触发单元每隔一固定时间，输出一触发信号。调整单元用以致能电压产生单元。通过动态地调整储存媒体内的电压产生单元的开启数量，可达到最佳的电源管理功能，并可降低功率损耗，及避免因电压产生单元开启的数量不足而引起电压降(voltage drop)。
- 半导体器件及其操作方法-201210260750.3
- 李俊揆 - 爱思开海力士有限公司
- 2012-07-26 - 2013-06-19 - G11C11/4074
- 本发明公开了一种半导体器件，所述半导体器件包括：内部电压输入缓冲器，所述内部电压输入缓冲器被配置成根据内部电压节点的电压电平与参考电压的电压电平之间比较的结果来确定上拉驱动节点和下拉驱动节点的电压电平，以使上拉驱动节点与下拉驱动节点维持电压电平差；以及内部电压驱动模块，所述内部电压驱动模块被配置成响应于上拉驱动节点的电压电平而将内部电压节点上拉驱动，并响应于下拉驱动节点的电压电平而将内部电压节点下拉驱动。
- 专利分类
