[发明专利]薄膜晶体管及其制作方法有效
申请号: | 201610778598.6 | 申请日: | 2016-08-31 |
公开(公告)号: | CN106298954B | 公开(公告)日: | 2020-02-04 |
发明(设计)人: | 翟玉浩 | 申请(专利权)人: | 深圳市华星光电技术有限公司 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L21/336;H01L29/06 |
代理公司: | 44280 深圳市威世博知识产权代理事务所(普通合伙) | 代理人: | 钟子敏 |
地址: | 518132 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种薄膜晶体管,其中,第一防损伤层一部分所述薄膜晶体管的有源层和源极之间,所述第一防损伤层剩余部分设在所述有源层和漏极之间。本发明的薄膜晶体管结构简单,通过在薄膜晶体管的有源层和源极之间设有第一防损伤层及薄膜晶体管的有源层和漏极之间设有第一防损伤层,能够有效的减小沟道长度,并且降低源极和栅极之间的寄生电容和降低漏极和栅极之间的寄生电容。 | ||
搜索关键词: | 薄膜晶体管 及其 制作方法 | ||
【主权项】:
1.一种薄膜晶体管,其特征在于,第一防损伤层一部分设在所述薄膜晶体管的有源层和源极之间,所述第一防损伤层剩余部分设在所述有源层和漏极之间;/n所述有源层设置在薄膜晶体管的栅极绝缘层上,所述有源层的上方设有第一刻蚀阻挡层,所述有源层的长度小于所述栅极绝缘层的长度,所述有源层的长度大于所述第一刻蚀阻挡层的长度;/n所述薄膜晶体管的栅极的两侧分别设有第二刻蚀阻挡层,所述第二刻蚀阻挡层与所述有源层之间设有第二防损伤层;/n所述第一防损伤层和所述第一刻蚀阻挡层完全覆盖所述有源层的表面;所述源极、所述漏极与所述第一防损伤层均未延伸至所述第一刻蚀阻挡层和所述第二刻蚀阻挡层的表面。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司,未经深圳市华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610778598.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 阵列基板、阵列基板的制造方法及显示装置-201910950381.2
- 梅雪茹 - 深圳市华星光电半导体显示技术有限公司
- 2019-10-08 - 2020-02-14 - H01L29/786
- 本申请公开了一种阵列基板、阵列基板的制造方法及显示装置,该阵列基板包括基板,及形成在基板上的栅极层、有源层和源漏极层,栅极层与有源层和源漏极层之间形成有绝缘层;有源层包括层叠设置的石墨烯层和二硫化钼层,至少一层石墨烯层位于有源层背离基板的一侧,并与源漏极层接触。本申请改进了阵列基板的结构,提高了阵列基板上的有源层的载流子浓度和迁移率,进而提高阵列基板的性能。
- 一种薄膜晶体管及其制造方法、阵列基板-201910953064.6
- 陈方 - 南京中电熊猫平板显示科技有限公司;南京中电熊猫液晶显示科技有限公司;南京华东电子信息科技股份有限公司
- 2019-10-09 - 2020-02-14 - H01L29/786
- 本发明提出一种薄膜晶体管及其制造方法、阵列基板,涉及显示面板领域,薄膜晶体管包括:金属氧化物层,包括被源漏金属层覆盖且未被导体化的第一部分、以及与第一部分连接且被导体化的第二部分;源漏金属层,位于所述第一部分的上方且与第二部分接触并形成一条接触边;绝缘层,覆盖源漏金属层和金属氧化物层,所述绝缘层在第二部分上方设有接触孔,所述第二部分通过接触孔被导体化;其中,所述接触边的形状为多齿形,所述源漏金属层与第二部分之间的接触长度为所述接触边的总长度。通过改变源漏金属层与导体化的金属氧化物层的接触边的形状来增加接触边的总长度,可以有效的减小接触电阻。
- SGT MOSFET结构及其工艺制造方法-201911005962.5
- 陈桥梁;刘挺;王新;楼颖颖;杨乐 - 龙腾半导体有限公司
- 2019-10-22 - 2020-02-14 - H01L29/786
- 本发明涉及一种SGT MOSFET结构及其工艺制造方法。本发明SGT MOSFET通过在栅极沟槽下方植入P柱构成,通过在Si衬底片表面生长N型外延层,然后刻蚀深沟槽,接着在深沟槽内填充BSG材料并回刻,再通过各向同性腐蚀形成栅极沟槽,接着栅极沟槽内回填HDP并回刻,最后高温退火回流使BSG材料中Boron扩散至深沟槽外围的Si材料中形成P柱。采用本发明所述方法制作的SGT MOSFET,可以在实现较小的器件尺寸的同时,灵活调节P柱的宽度和浓度,有利于实现电荷平衡,优化器件参数和性能,工艺可控性强。
- 薄膜晶体管、像素驱动电路和显示面板-201911094649.3
- 袁宾;冯兵明;周琦;顾维杰;马应海 - 云谷(固安)科技有限公司
- 2019-11-11 - 2020-02-14 - H01L29/786
- 本发明公开了一种薄膜晶体管、像素驱动电路和显示面板,薄膜晶体管包括衬底;位于衬底上的栅极层、有源层以及位于栅极层和有源层之间的栅极绝缘层;栅极绝缘层包括高介电膜层,栅极绝缘层还包括位于高介电膜层与栅极层之间的第一钝化层和/或位于高介电膜层与有源层之间的第二钝化层。通过本发明的技术方案,有利于增加薄膜晶体管的面积电容以及载流子迁移率,减小薄膜晶体管的尺寸以及栅极绝缘层的厚度,同时有利于减小薄膜晶体管的漏电流,提高薄膜晶体管的偏压稳定性,降低薄膜晶体管的磁滞效应。
- 薄膜晶体管、其制作方法、压力传感器及压力传感装置-201911101553.5
- 陶永春;曲峰 - 京东方科技集团股份有限公司
- 2019-11-12 - 2020-02-14 - H01L29/786
- 本发明公开了一种薄膜晶体管、其制作方法、压力传感器及压力传感装置,该薄膜晶体管包括:衬底基板,位于衬底基板上叠层设置的栅极和有源层,栅极和有源层之间具有空腔结构;空腔结构在衬底基板上的正投影至少覆盖有源层在衬底基板上的正投影。通过在栅极和有源层之间设置空腔结构,该空腔结构相当于薄膜晶体管的附加绝缘层,这样一来,当按压薄膜晶体管的栅极一侧,空腔结构的厚度则会发生变化,从而使得栅电容发生变化,进而能够使得薄膜晶体管的沟道电流发生变化,从而可以实现压力的信号测量,因此通过多个上述薄膜晶体管的连接和行列扫描处理,形成压力传感器,可以实现压力分布测试及触控功能的实现。
- 一种薄膜晶体管及其制备方法、阵列基板和显示面板-201710361808.6
- 张慧娟;李栋;李小龙;李良坚;刘政 - 京东方科技集团股份有限公司
- 2017-05-22 - 2020-02-14 - H01L29/786
- 本申请提供一种薄膜晶体管及其制备方法、阵列基板和显示面板,以改善现有技术中采用循序性横向晶化制备薄膜晶体管时,由于栅极绝缘层厚度不一致导致的薄膜晶体管的阈值电压不稳定的问题。所述薄膜晶体管的制作方法,包括:通过循序性横向晶化法在衬底基板之上形成多晶硅有源层;在所述多晶硅有源层之上形成栅极绝缘层,其中,形成的所述栅极绝缘层内厚度差在第一预设范围内;薄化所述晶粒内部区的所述栅极绝缘层,使薄化后的所述栅极绝缘层内厚度差在第二预设范围内,其中,所述第二预设范围小于所述第一预设范围。
- 基于等离子体增强原子层沉积栅极绝缘层的氧化锡基薄膜晶体管及制备方法-201910999810.5
- 宁洪龙;刘贤哲;姚日晖;袁炜健;张旭;张观广;梁志豪;梁宏富;邱斌;彭俊彪 - 华南理工大学
- 2019-10-21 - 2020-02-11 - H01L29/786
- 本发明属于薄膜晶体管技术领域,涉及一种基于等离子体增强原子层沉积栅极绝缘层的氧化锡基薄膜晶体管,包括依次设置的:衬底、栅极、栅极绝缘层、有源层和源漏电极,其中:栅极绝缘层是由等离子体增强原子层沉积制备的氧化铝薄膜,有源层是通过磁控溅射沉积制备的硅掺杂氧化锡薄膜。本发明的氧化锡基薄膜晶体管采用等离子体增强原子层沉积法制备高介电常数的氧化铝作为栅极绝缘层,并且使用非晶硅掺杂氧化锡半导体材料作为有源层材料,降低了有源层/栅极绝缘层界面缺陷态和器件的开启电压,显著地提高了器件迁移率和稳定性。本发明还提供一种基于等离子体增强原子层沉积栅极绝缘层的氧化锡基薄膜晶体管制备方法。
- 电子设备及其制造方法和其制造装置-201510633441.X
- 里吉务;石田宽;佐佐木和男;古田守 - 东京毅力科创株式会社;高知县公立大学法人
- 2015-09-29 - 2020-02-07 - H01L29/786
- [课题]提供能够防止性能降低的电子设备及其制造方法和其制造装置。[解决手段]薄膜晶体管(21)具备:由IGZO膜构成的沟道(14)、与该沟道(14)邻接的蚀刻停止膜(22)、夹持该蚀刻停止膜(22)且与沟道(14)相对的钝化膜(23),钝化膜(23)由含氟的氮化硅膜形成,蚀刻停止膜(22)与沟道(14)的边界的氟原子浓度高于沟道(14)的边界以外部分的氟原子浓度,且蚀刻停止膜(22)的上述边界以外部分的氟原子浓度分布具有面向上述边界而减少的浓度梯度。
- 薄膜晶体管及其制作方法-201610778598.6
- 翟玉浩 - 深圳市华星光电技术有限公司
- 2016-08-31 - 2020-02-04 - H01L29/786
- 本发明公开了一种薄膜晶体管,其中,第一防损伤层一部分所述薄膜晶体管的有源层和源极之间,所述第一防损伤层剩余部分设在所述有源层和漏极之间。本发明的薄膜晶体管结构简单,通过在薄膜晶体管的有源层和源极之间设有第一防损伤层及薄膜晶体管的有源层和漏极之间设有第一防损伤层,能够有效的减小沟道长度,并且降低源极和栅极之间的寄生电容和降低漏极和栅极之间的寄生电容。
- 薄膜晶体管及其制造方法-201911003341.3
- 刘方梅 - 深圳市华星光电半导体显示技术有限公司
- 2019-10-22 - 2020-01-24 - H01L29/786
- 本发明公开一种薄膜晶体管及其制造方法,所述薄膜晶体管包括一基板、一遮光层、一中间缓冲层及一缓冲层;其中所述遮光层形成在所述基板上,所述缓冲层位于所述基板及所述遮光层上方,所述中间缓冲层形成在所述缓冲层及所述遮光层之间,而且所述中间缓冲层为陶瓷材料。
- 一种薄膜晶体管、显示面板及薄膜晶体管的制作方法-201911024849.1
- 谢华飞 - 深圳市华星光电半导体显示技术有限公司
- 2019-10-25 - 2020-01-24 - H01L29/786
- 本发明公开了一种薄膜晶体管、显示面板及薄膜晶体管的制作方法。薄膜晶体管包括从下至上依次层叠设置的基板、栅极层、介电层、有源层、源漏极层;所述栅极层上表面设有复数个加强部;其中,所述加强部用于增大栅极层上表面的面积,使所述栅极层与所述有源层的有效对接面积增大,减小所述薄膜晶体管的宽度和长度,减小所述薄膜晶体管的寄生电容。本发明通过设置所述加强部与所述有源层的有效对接面积增大,使得所述栅极层所占面积减少同时又不影响有源层的通电性,提高了显示面板的穿透率,减少了显示面板的寄生电容,提高了薄膜晶体管和显示面板的性能。
- 场效应晶体管、显示元件、图像显示设备和系统-201510004823.6
- 植田尚之;中村有希;曾根雄司;安部由希子 - 株式会社理光
- 2011-02-15 - 2020-01-24 - H01L29/786
- 所公开的场效应晶体管包括向其施加栅电压的栅极,用于响应于所述栅电压获取电流的源极和漏极,相邻于所述源极和所述漏极提供的有源层,该有源层由n型氧化物半导体形成,和在所述栅极和所述有源层之间提供的栅绝缘层。在场效应晶体管中,该n型氧化物半导体由n型掺杂化合物形成,该n型掺杂化合物具有通过引入三价阳离子、四价阳离子、五价阳离子和六价阳离子的至少一个获得的晶相的化学成分。
- 薄膜晶体管及其制备方法、阵列基板和显示装置-201710030672.0
- 李延钊;孟虎;毛德丰 - 京东方科技集团股份有限公司
- 2017-01-16 - 2020-01-21 - H01L29/786
- 本申请提供一种薄膜晶体管及其制备方法、阵列基板和显示装置,该薄膜晶体管包括衬底基板以及设置在衬底基板上的栅极、栅绝缘层、有源层、源极和漏极,有源层包括源极区、漏极区和源极区和漏极区之间的沟道区,沟道区具有折曲式图案。本公开通过将沟道区设置成具有折曲式图案的结构,可以在不大幅度增加薄膜晶体管区域面积的情况下有效提高显示器件的长宽比,从而有效降低显示器件的关态电流,制备出高性能的显示装置。当有源层的材料为一维半导体性纳米材料时,将沟道区设置成具有折曲式图案的结构,降低显示器件的关态电流的效果尤其显著。
- 薄膜晶体管及其制造方法-201910868644.5
- 翟玉浩 - 深圳市华星光电技术有限公司
- 2019-09-16 - 2020-01-17 - H01L29/786
- 本申请提供一种薄膜晶体管及其制备方法,所述薄膜晶体管包括基板、栅极、栅极绝缘层、半导体单元、源极和漏极。所述栅极、栅极绝缘层、半导体单元、源极和漏极依次设置于所述基板上,所述源极覆盖部分所述栅极绝缘层和所述半导体单元的一端,所述源极包括若干第一通槽,所述漏极包括若干第二通槽,所述第一通槽和所述第二通槽贯穿所述漏极和所述漏极以暴露所述栅极绝缘层和所述半导体单元。在所述薄膜晶体管中的源极和漏极中设置若干所述通槽,减少了器件的裂纹,进而提高了器件的性能。
- 半导体装置以及其制造方法-201880011285.5
- 山崎舜平;远藤佑太;笹川慎也;长塚修平 - 株式会社半导体能源研究所
- 2018-01-31 - 2020-01-17 - H01L29/786
- 提供一种适合于微型化及高集成化的半导体装置。本发明的一个实施方式包括:含有相邻的第一区域和第二区域、其间设置有第一区域及第二区域的第三区域和第四区域的第一氧化物;第一区域上的第二氧化物;第二氧化物上的第一绝缘体;第一绝缘体上的第一导电体;在第二氧化物上并在第一绝缘体及第一导电体的侧面的第二绝缘体;在第二区域上并在第二绝缘体的侧面的第三绝缘体;以及隔着第三绝缘体在第二区域上的第二导电体。第三绝缘体的一部分位于第二导电体和第二绝缘体的侧面之间。
- TFT基板和具备TFT基板的扫描天线-201880036309.2
- 美崎克纪 - 夏普株式会社
- 2018-05-22 - 2020-01-17 - H01L29/786
- TFT基板(101A)具有电介质基板(1)和在电介质基板(1)上排列的多个天线单位区域(U)。多个天线单位区域(U)各自具有:TFT(10);贴片电极(15),其电连接到TFT的漏极电极(7D);以及贴片漏极连接部,其将漏极电极(7D)和贴片电极(15)电连接,贴片漏极连接部包含导电部,上述导电部包含于导电层,上述导电层是比包含贴片电极(15)的导电层(15l)靠近电介质基板(1)的导电层,并且是包含TFT(10)的栅极电极(3G)的导电层和包含TFT(10)的源极电极(7S)的导电层中的任意的更靠近电介质基板(1)的一方导电层。
- IGZO薄膜晶体管及其制备方法、显示面板、显示装置-201910836247.X
- 李展 - 深圳市华星光电技术有限公司
- 2019-09-05 - 2020-01-14 - H01L29/786
- 本发明披露一种IGZO薄膜晶体管,其通过在IGZO薄膜晶体管的顶部和钝化层的顶部均构建一纳米级栅沟槽结构,以改善IGZO薄膜晶体管的抗液体侵蚀能力,并且提高器件的稳定性。
- 半导体装置-201480071297.9
- 山崎舜平;肥塚纯一;神长正美;岛行德;羽持贵士;中泽安孝 - 株式会社半导体能源研究所
- 2014-12-17 - 2020-01-14 - H01L29/786
- 提供一种包括使用氧化物半导体并通态电流大的晶体管的半导体装置。一种半导体装置,包括:设置在驱动电路部中的第一晶体管;以及设置在像素部中的第二晶体管,其中,第一晶体管的结构和第二晶体管的结构互不相同。此外,第一晶体管及第二晶体管为顶栅结构的晶体管,被用作栅电极、源电极及漏电极的导电膜不重叠。此外,在氧化物半导体膜中,在不与栅电极、源电极及漏电极重叠的区域中具有杂质元素。
- 半导体装置-201910937461.4
- 山崎舜平;肥塚纯一;神长正美;岛行德;羽持贵士;中泽安孝 - 株式会社半导体能源研究所
- 2014-12-17 - 2020-01-10 - H01L29/786
- 提供一种包括使用氧化物半导体并通态电流大的晶体管的半导体装置。一种半导体装置,包括:设置在驱动电路部中的第一晶体管;以及设置在像素部中的第二晶体管,其中,第一晶体管的结构和第二晶体管的结构互不相同。此外,第一晶体管及第二晶体管为顶栅结构的晶体管,被用作栅电极、源电极及漏电极的导电膜不重叠。此外,在氧化物半导体膜中,在不与栅电极、源电极及漏电极重叠的区域中具有杂质元素。
- 一种亚微米异质结构的薄膜晶体管-201920619779.3
- 刘川;胡素娟;黄凯荣;陈子豪;吴进 - 中山大学
- 2019-04-30 - 2020-01-10 - H01L29/786
- 本实用新型涉及半导体技术领域,更具体地,涉及一种亚微米异质结构的薄膜晶体管,包括有衬底及与衬底连接的栅极,衬底及栅极连接绝缘层,绝缘层连接有源层,有源层连接源漏极金属层,其中,有源层为亚微米间隙层覆盖材料后形成的周期性异质结构。本实用新型的晶体管通过栅极调控,可以增大晶体管的开电流,降低晶体管的关电流,提高晶体管性能。
- 半导体装置及半导体装置的制造方法-201880016444.0
- 山崎舜平;竹内敏彦;山出直人;藤木宽士;森若智昭;木村俊介 - 株式会社半导体能源研究所
- 2018-02-28 - 2020-01-10 - H01L29/786
- 提供一种可以实现微型化或高集成化的半导体装置。该半导体装置包括:第一导电体;第一导电体上的第二导电体;覆盖第二导电体的第一绝缘体;第一绝缘体上的第一氧化物;以及第一氧化物上的第二氧化物,其中,在第一氧化物及第一绝缘体中设置有至少与第一导电体的一部分重叠的开口,并且,第二氧化物通过开口与第一导电体电连接。
- 用于电子装置中的金属化的蚀刻化学成份-201580011722.X
- 帕特里克·霍根;约翰·摩尔;亚历克斯·布鲁尔;杰瑞德·佩蒂特 - H.C.施塔克公司;帕特里克·霍根;约翰·摩尔;亚历克斯·布鲁尔;杰瑞德·佩蒂特
- 2015-03-03 - 2020-01-10 - H01L29/786
- 在各种实施例中,利用特征在于(i)盐酸、甲基磺酸、和硝酸的混合物,或(ii)磷酸、甲基磺酸、和硝酸的混合物的蚀刻剂来蚀刻金属双层,同时最小化双层的层之间的所产生的蚀刻间断。
- 一种高频半导体薄膜场效应管及其制备方法-201810713580.7
- 王一鸣;梁广大;宋爱民;辛倩 - 山东大学苏州研究院;山东大学
- 2018-06-29 - 2020-01-07 - H01L29/786
- 本发明的高频半导体薄膜场效应管,包括衬底、半导体层、栅介质层、源极、漏极和栅极,栅介质层与栅极之间设置有耐栅极刻蚀液腐蚀的阻隔层。本发明的薄膜场效应管的制备方法包括:a).制备半导体层;b).制备栅介质层;c).沉积阻隔层;d).制备铝薄膜;e).定义器件范围;f).旋涂光刻胶;g).刻蚀沟道;h).刻蚀氧化铝薄膜;i).制备源、漏电极;j).剥离处理。本发明的高频半导体薄膜场效应管及制备方法,使用线宽极限为2~3微米的紫外光刻方法,可获得亚微米尺寸长度的沟道,极大降低了制作成本,源、漏极与栅极之间的间隔极窄,没有寄生电容,有效提高了半导体薄膜场效应管的高频截止频率。
- 一种可靠的双极性SnO薄膜晶体管及其制备方法-201810716165.7
- 辛倩;宋爱民;屈云秀 - 山东大学苏州研究院;山东大学
- 2018-06-29 - 2020-01-07 - H01L29/786
- 本发明的可靠的双极性SnO薄膜晶体管,包括衬底、栅极、绝缘层、半导体层、源极和漏极,半导体层为SnO半导体层,SnO半导体层的外表面上设置有氧化铝Al
- 薄膜晶体管、显示装置和薄膜晶体管的制造方法-201910538953.6
- 菅原祐太;道中悟志;野寺伸武;松本隆夫 - 堺显示器制品株式会社
- 2019-06-20 - 2020-01-07 - H01L29/786
- 本发明的一个实施方式的薄膜晶体管包括:基板;被基板支撑的栅极;覆盖栅极的栅极绝缘层;以及氧化物半导体层,是设置在栅极绝缘层且具有结晶硅区域的氧化物半导体层,结晶硅区域包括第一区域、第二区域和位于第一区域及第二区域之间的沟道区域,沟道区域、第一区域及第二区域经由栅极绝缘层与栅极重叠;保护绝缘层,以覆盖沟道区域,且露出第一区域及第二区域的方式配置在氧化物半导体层上;源极,与第一区域电连接;漏极,与第二区域电连接,沟道区域的结晶性与所述第一区域及所述第二区域的结晶性不同。
- 一种增强型场效应晶体管的形成方法-201911027254.1
- 宋丽丽 - 南京飞芯电子科技有限公司
- 2019-10-27 - 2020-01-07 - H01L29/786
- 本发明提出了一种在体硅CMOS工艺下制作多晶硅沟道SOI MOSFET的方法,适用于EEPROM工艺等双多晶硅工艺。此多晶硅沟道SOI MOSFET具有较小的源漏电容,容易形成隔离等SOI MOSFET的特性,可以用于开关器件等设计中。
- 薄膜晶体管及制备方法、栅极驱动电路-201710251930.8
- 郑在纹 - 京东方科技集团股份有限公司;重庆京东方光电科技有限公司
- 2017-04-17 - 2020-01-07 - H01L29/786
- 本发明公开了一种薄膜晶体管及制备方法、栅极驱动电路,包括:有源层、源极和漏极,源极覆盖有源层的部分区域,漏极覆盖有源层的部分区域,有源层包括:主体图形和位于主体图形周围的斜坡图形,主体图形上未被源极和漏极覆盖的部分为第一导电图形,斜坡图形上对应源极和漏极之间的部分为第二导电图形,第二导电图形的长度大于第一导电图形上连接源极和漏极的最短路径的长度。本发明的技术方案通过将第二导电图形的长度大于第一导电图形上连接源极和漏极的最短路径的长度,可使得第二导电图形对应的阈值电压大于第一导电图形的阈值电压,从而可有效提升薄膜晶体管的工作稳定性。
- 一种薄膜晶体管-201710096247.1
- 韩约白;虞晓江 - 武汉华星光电技术有限公司
- 2017-02-22 - 2020-01-03 - H01L29/786
- 本发明提供了一种薄膜晶体管,其中,包括遮光层和多晶硅层,所述遮光层设于所述多晶硅层之下;俯视时所述遮光层与所述多晶硅层之间存在夹角,所述夹角为锐角或钝角。本发明通过合理设计遮光层形状,突破了工艺制程的限制,可在更大的范围内减小多晶硅层在遮光层边缘爬坡位置的倾斜度,达到改善多晶硅导电特性的效果。
- 半导体装置、显示装置及溅射靶-201780090747.2
- 川田京慧;福吉健蔵 - 凸版印刷株式会社
- 2017-06-05 - 2020-01-03 - H01L29/786
- 本发明的半导体装置具备基板、设置在所述基板的一个面上的导电布线、以及电连接于所述导电布线的薄膜晶体管。所述导电布线具有铜层或铜合金层被第一导电性金属氧化物层和第二导电性金属氧化物层夹持的3层构成。所述第一导电性金属氧化物层及所述第二导电性金属氧化物层含有氧化铟。所述薄膜晶体管具有由氧化物半导体构成的沟道层。所述氧化物半导体是含有氧化铟、氧化锑、以及具有少于所述氧化铟及所述氧化锑的各自量的量的氧化铈的复合氧化物。所述氧化物半导体中,当将不计氧的元素的合计设为100原子%时,铟及锑的各自的量为40原子%以上。
- 具有用于目标阈值电压调谐的极化层超晶格的晶体管-201910428107.9
- M.拉多萨夫耶维奇;邓汉威;S.达斯古普塔;P.费舍尔;W.哈费茨 - 英特尔公司
- 2019-05-22 - 2019-12-31 - H01L29/786
- 公开了一种半导体器件。所述半导体器件包括:衬底;超晶格,所述超晶格包括在所述衬底上方的交替材料的多个层,其中所述多个层中的每一个均对应于阈值电压;栅极沟槽,所述栅极沟槽延伸到所述超晶格中至所述超晶格结构的所述多个层中的预定层;以及位于所述沟槽的底部和侧壁上的高k层,所述高k层接触交替材料的所述多个层中的一个的蚀刻停止层。栅极位于在所述高k层之上的所述沟槽中。
- 专利分类