[发明专利]一种基于飞腾服务器PCIE接口卡的DMA数据传输方法在审
| 申请号： | 201711093603.0 | 申请日： | 2017-11-08 |
| 公开（公告）号： | CN109753462A | 公开（公告）日： | 2019-05-14 |
| 发明（设计）人： | 徐民;马双涛;陈亮甫;刘凯;席现国 | 申请（专利权）人： | 山东超越数控电子股份有限公司 |
| 主分类号： | G06F13/32 | 分类号： | G06F13/32;G06F13/38;G06F13/42 |
| 代理公司： | 济南金迪知识产权代理有限公司 37219 | 代理人： | 吕利敏 |
| 地址： | 250000 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于飞腾服务器PCIE接口卡的DMA数据传输方法，包括：1)将基于飞腾服务器平台的PCIE接口与外部PCIE接口板连接，采用DMA方式进行数据交互；2)设计PCIE设备驱动程序，包括：PCIE设备驱动的注册与注销、PCIE设备的初始化与释放、控制函数；3)设计PCIE速率测试程序，包括：实现对指定寄存器进行读写测试，以及飞腾服务器向PCIE接口板DMA控制器写数据、读数据，并计算出读写的速率。本发明通过对飞腾服务器的PCIE接口卡采取直接内存访问(DMA)的方式实现I/O读写操作，用以提升国产飞腾服务器与PCIE外接设备数据交互的读写速率，从而提升飞腾服务器的性能。 | ||
| 搜索关键词： | 服务器 数据交互 读写 直接内存访问 服务器平台 读写操作 读写测试 控制函数 驱动程序 速率测试 外接设备 板连接 初始化 读数据 寄存器 写数据 注销 驱动 释放 外部 | ||
【主权项】：
1.一种基于飞腾服务器PCIE接口卡的DMA数据传输方法，其特征在于，该数据传输方法包括：1)将基于飞腾服务器平台的PCIE接口与外部PCIE接口板连接，采用DMA方式进行数据交互；2)设计PCIE设备驱动程序，包括：PCIE设备驱动的注册与注销、PCIE设备的初始化与释放、控制函数；3)设计PCIE速率测试程序，包括：实现对指定寄存器进行读写测试，以及飞腾服务器向PCIE接口板DMA控制器写数据、读数据，并计算出读写的速率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东超越数控电子股份有限公司，未经山东超越数控电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711093603.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种存储设备及存储系统
- 下一篇：控制器及其操作方法和存储系统及其操作方法
- 同类专利
- SDIO设备及其应用的电子装置和数据传输方法-201510064370.6
- 曾旭 - 澜起科技股份有限公司
- 2015-02-06 - 2019-11-01 - G06F13/32
- 本发明提供SDIO设备及其应用的电子装置和数据传输方法，装置包括多个数据模块、一个DMA控制器；当数据模块挂起时，存储DMA控制器在挂起时的状态参数、及挂起时的剩余未传输数据的数据长度信息至参数缓存模块，存储剩余未传输数据至剩余数据缓存模块；当挂起的数据模块唤醒时，自参数缓存模块读取状态参数、及剩余未传输数据的数据长度信息，以恢复至挂起时的状态并自剩余数据缓存模块中读取剩余未传输数据以继续传输；从而使用单个DMA控制器即可控制多个数据模块挂起及唤醒过程的数据断点传输，减少器件而降低芯片中DMA控制器和缓存的面积，降低成本。
- 基于RapidIO总线的RAID存储系统及方法-201611111849.1
- 马克杰;叶伟;周江 - 中国电子科技集团公司第三十二研究所
- 2016-12-06 - 2019-10-29 - G06F13/32
- 本发明公开了一种基于RapidIO总线的RAID存储系统及方法，该系统包括RapidIO CPU节点模块、RapidIO存储模块、RapidIO交换网模块，其中：RapidIO CPU节点模块，执行RapidIO驱动、RapidIO存储驱动、MEM系统等；RapidIO存储模块，主要为由RapidIO交换芯片组成的交换网；RapidIO交换网模块，由一块FPGA芯片和n块SATA硬盘组成的RAID阵列组成，由FPGA芯片连接RAID阵列。本发明可靠、高效、低延迟、直接内存共享、中断、消息方式的传输，可使RAID存储阵列直接连接RapidIO总线，任何RapidIO处理器节点均可以低延时、高带宽访问Raid存储阵列。
- 可定制的多队列DMA接口-201910107463.0
- C·S·塞麻贡德鲁;D·厥;T·余;J·维斯特;H·霍恩格;R·桑卡瓦利 - 赛灵思公司
- 2019-02-02 - 2019-08-16 - G06F13/32
- 这里的示例描述了用于提供可定制的直接存储器存取(DMA)接口的技术，该接口可以允许用户逻辑改变或控制如何执行DMA读取和写入。在一个示例中，DMA引擎可以被硬化(例如，包括由半导体材料形成的电路)，其防止DMA引擎像可编程逻辑那样被重新配置。不用改变DMA引擎，用户逻辑可以改变或定制在用户逻辑与DMA引擎之间的DMA接口。这样，DMA引擎执行DMA写入和读取的方式可以通过用户逻辑改变。在一个示例中，DMA引擎包括旁路操作模式，其中与DMA队列相关联的描述符被传递通过DMA引擎并到达用户逻辑。
- DMA控制器、移动终端以及数据搬运方法-201310430556.X
- 葛安峰;于翔 - 中兴通讯股份有限公司
- 2013-09-18 - 2019-06-11 - G06F13/32
- 本发明提供了一种DMA控制器、配置有该DMA控制器的移动终端以及基于该DMA控制器的数据搬运方法，该DMA控制器包括：配置接口，与外部的系统总线相连，用于配置DMA控制器的指令区地址和数据区地址，其中，指令区为存储在系统内存中的一段预先编程的微程序；处理引擎，与配置接口相连，用于根据指令区地址和数据区地址解释执行微程序。在本发明中，通过可编程的微程序来配置DMA控制器的执行，从而可实现复杂的数据搬运，同时降低DMA控制器中断对主处理器的影响，达到了提高系统效率的效果。
- 基于Linux系统的SDIO接口数据传输方法及装置-201910066723.4
- 姚劲松 - 湖南国科微电子股份有限公司
- 2019-01-24 - 2019-05-24 - G06F13/32
- 本申请公开了基于Linux系统的SDIO接口数据传输方法及装置，方法：获取sg链表数据的地址，并将多组sg链表数据的地址和多组DMA控制器的控制参数均对应写入DMA控制寄存器链表模块中；一个DMA控制寄存器将sg链表数据的地址和DMA控制器的控制参数发送给DMA数据传输模块；读取地址中的数据，并将数据和控制参数发送给SD卡；发送完成信号给DMA控制寄存器链表模块；DMA控制寄存器链表模块中余下的DMA控制寄存器数据发送过程完成，DMA控制寄存器链表模块发送中断信号。本申请，将DMA控制寄存器改为DMA控制寄存器链表模块，修改SDIO接口的驱动，减少数据拷贝过程，降低Linux系统资源消耗。
- 灵活配置多通道DMA控制器的方法及装置-201611049706.2
- 贾复山;袁春建;李磊 - 盛科网络(苏州)有限公司
- 2016-11-24 - 2019-05-21 - G06F13/32
- 本发明提供一种灵活配置多通道DMA控制器的方法及装置，所述方法包括：主机按照数据的搬移方向配置描述符，主机对DMA控制器初始化；所述初始化包括：所述主机将描述符的存储地址及存储格式配置给所述DMA控制器，并启动所述DMA控制器；所述DMA控制器根据所述描述符的存储格式从所述描述符的存储地址中读取并解析描述符；根据所述描述符参数编辑整理并搬移数据；更新所述描述符参数，并根据描述符的中断控制字段判断是否发出中断信号以通知主机。本发明在原有的描述符基础上，增加新的描述符参数，简化了下级模块与DMA控制器连接时的处理逻辑；可以在不修改硬件逻辑的前提下，实现通道个数的自由扩展。
- 一种基于飞腾服务器PCIE接口卡的DMA数据传输方法-201711093603.0
- 徐民;马双涛;陈亮甫;刘凯;席现国 - 山东超越数控电子股份有限公司
- 2017-11-08 - 2019-05-14 - G06F13/32
- 一种基于飞腾服务器PCIE接口卡的DMA数据传输方法，包括：1)将基于飞腾服务器平台的PCIE接口与外部PCIE接口板连接，采用DMA方式进行数据交互；2)设计PCIE设备驱动程序，包括：PCIE设备驱动的注册与注销、PCIE设备的初始化与释放、控制函数；3)设计PCIE速率测试程序，包括：实现对指定寄存器进行读写测试，以及飞腾服务器向PCIE接口板DMA控制器写数据、读数据，并计算出读写的速率。本发明通过对飞腾服务器的PCIE接口卡采取直接内存访问(DMA)的方式实现I/O读写操作，用以提升国产飞腾服务器与PCIE外接设备数据交互的读写速率，从而提升飞腾服务器的性能。
- 基于SoCFPGA采集数据的传输方法-201710746637.9
- 韦杰;沙涛;吴亚成;刘胜阳 - 南京理工大学
- 2017-08-27 - 2019-03-05 - G06F13/32
- 本发明公开了一种基于SoCFPGA采集数据的传输方法，基于Cyclone V SoC FPGA为核心芯片的板卡外接CCD线阵相机，将采集到的一行像素数据通过FPGA‑to‑HPS从FPGA内部RAM传输到HPS DDR3部分开辟的一块缓存空间，HPS通过FGPA提供的正在写的行信号提取最新传过来的一帧图像，再通过DMA将这一帧图像数据从开辟的缓存空间搬运到Linux内核空间，最后通过内核驱动程序将数据传到用户空间通过网络传输到上位机。本发明通过缓存和DMA传输机制可以实现数据的同步，并且能够解放CPU资源。
- 一种基于轮询/中断的实时虚拟无线电数据的同步方法-201510292254.X
- 陈达;李志伟;陆小凡;李明齐 - 中国科学院上海高等研究院
- 2015-06-01 - 2019-02-01 - G06F13/32
- 本发明提供一种基于轮询/中断的实时虚拟无线电数据的同步方法，包括虚拟无线电系统中物理层状态机在PCI设备中的相关FPGA中写入收发指令；PCI设备中的FPGA判断为发送指令还是接收指令；若是接收指令，FPGA接收数据并将接收的数据传输到PC中的环形队列中，并通过轮询或中断，读取环形队列中的有效数据；若是发送指令，每当环形队列中存储N个有效BLOCK数据块时，FPGA将PC中的环形队列中的有效数据读取到FPGA中的DMA数据区。本发明的基于轮询/中断的实时虚拟无线电数据的同步方法解决了基于RTX和Windows的虚拟无线电系统中PC与RCB之间数据同步问题。
- 半导体装置和追踪数据存储方法-201810648918.5
- 桑原恵一;三桥拓哉 - 瑞萨电子株式会社
- 2018-06-22 - 2019-01-01 - G06F13/32
- 本公开涉及半导体装置和追踪数据存储方法。本发明使得能够在获得追踪数据时处理DMA控制器的未对准的访问。DMA控制器接收DMA请求并根据接收到的DMA请求以预定访问单位为基础经由总线访问存储器。当DMA请求指示“读取”时，追踪接口将由DMA控制器从存储器获得的数据、由DMA请求指定的开始地址以及从存储器获得的数据中的有效传送大小输出到追踪电路。追踪电路将从存储器获得的数据中从由DMA请求指定的开始地址起的有效传送大小的量的数据存储到追踪缓冲器中。
- 动态处理器-存储器再向量化架构-201410763721.8
- 赫曼特·穆卢尔·斯里坎塔亚;桑卡尔·普拉萨德·德布纳特;卡尔帕纳特·苏里亚万什 - 德州仪器公司
- 2014-12-11 - 2018-12-18 - G06F13/32
- 本申请案涉及动态处理器‑存储器再向量化架构。全球导航卫星系统GNSS包含通过(例如)与通用处理器(230)共享GNSS接收器处理器(260)存储器(214、216)的一部分而提供额外搜索容量的高效存储器共享架构(200)。存储器管理单元(220)根据所述GNSS接收器处理器的各种状态(参见312)而使存储器存取动态地再向量化(参见520)且将可用存储器(410)布置为可在所述通用处理器与所述GNSS接收器处理器之间高效地共享的共享存储器组(412、414、416、418)。当所述GNSS接收器处理器分配了所述通用处理器原本将使用的存储器时，任选辅助存储器系统可为所述通用处理器提供额外存储器(240)。
- 一种数据处理方法及装置-201510338064.7
- 周导;陈世雷;李洋 - 青岛海信电器股份有限公司
- 2015-06-17 - 2018-12-07 - G06F13/32
- 本发明的实施例提供一种数据处理方法及装置，涉及图像处理领域，解决了现有技术中由于DMA读取图像数据的帧数大于DMA写入的图像数据的帧数，从而发生读写追赶现象，进而导致传输的图像数据错误的问题。该方法包括：获取一帧待写入至存储器的图像数据，该图像数据是第N帧输入的图像数据；根据帧数N以及存储器中的数据存储区个数M，确定待写入至存储器的图像数据需要存入的第一数据存储区对应的地址，并根据帧数N与预设空帧数之间的差值以及数据存储区个数M，确定当前图像输出格式下需要读取的相应帧数的图像数据所处的第二数据存储区对应的地址；将待写入至存储器的图像数据写入第一数据存储区中；读取第二数据存储区中存储的图像数据。
- 一种40GBPS-SSD控制设备-201820753293.4
- 陶荣华 - 安徽集弘物联科技有限公司
- 2018-05-21 - 2018-11-20 - G06F13/32
- 本实用新型公开了一种40GBPS‑SSD控制设备，包括总线矩阵，所述总线矩阵连接有总线仲裁器，且所述总线矩阵双向分别连接有RISC处理器、硬盘标准设备控制器、USB.设备控制器、SMI加解密模块、MEM控制器、sdeam控制器、Nand闪存控制器、SATA、智能DMA、AMBA AHB、DRAM控制器、时钟产生器和中断控制器。本实用新型：用于固态硬盘一种SSD控制器智能DMA的设计采用智能DMA后可以提高效率，从而使SSD控制器达到更高的性能，该SSD控制器智能DMA具有很好的推广使用价值，因此，不仅数据传输速度块，而且数据存储安全性高。
- 微控制器装置及其动作控制方法-201510009314.2
- 曾雌正人 - 卡西欧计算机株式会社
- 2015-01-08 - 2018-09-04 - G06F13/32
- 本发明提供一种微控制器装置，其在1个芯片内包括CPU、根据触发信号启动并执行规定处理的多个外围电路以及控制所述多个外围电路启动的外围控制单元，多个外围电路的至少一个外围电路对外部装置的动作进行控制，并具有：结束判定单元，其判定外部装置的动作是否正常结束；以及结束控制单元，其在由结束判定单元判定为外部装置的动作是正常结束时，使该外围电路进入下一触发信号的待机状态，在判定为不是正常结束时，产生针对CPU的中断信号。
- 音频信号的加速处理方法及装置-201510616063.4
- 王良全 - 福州瑞芯微电子股份有限公司
- 2015-09-24 - 2018-08-28 - G06F13/32
- 本发明提供一种音频信号的加速处理方法及装置，所述音频信号的加速处理方法包括：利用DMA接口对外部音频信号数据进行硬件加速读取，输出音频信号加速数据；对所述音频信号加速数据进行先入先出队列缓存；利用第一音频处理模块对缓存的音频信号加速数据进行硬件高频运算处理，输出第一路音频信号处理数据；对所述第一路音频信号处理数据进行先入先出队列缓存；利用所述DMA接口输出缓存的第一路音频信号处理数据。本发明利用硬件电路固有的高频运算特性，将数字信号处理的算法硬件化，通过软硬件协同，实现了算法的最高速实现，可以有效提高音频信号处理的性能。
- 一种通过DMA接收串口不定长报文的方法-201810119917.1
- 臧峰;周绪贵;牛洪海 - 南京南瑞继保电气有限公司;南京南瑞继保工程技术有限公司
- 2018-02-07 - 2018-07-20 - G06F13/32
- 本发明提供了一种通过DMA接收高速通信串口不定长报文的方法，属于通信和数据传输技术领域。包括如下步骤：1)设置串口为DMA接收模式；2)设置一个GPIO引脚为外部中断模式，并且把此引脚与串口的接收引脚RXD相连接；3)配置外部引脚为下降沿模式，即下降沿产生外部引脚中断，当产生第一个下降沿时使能定时器TC0；4)设置外部中断产生EVENT事件，此事件与定时器TC0相关联；5)设置TC0的输入事件与外部引脚产生的事件相关联，并把TC0设置为Retrigger模式；6)设置定时器超时时间，定时器超时后关闭定时器，然后进行报文处理，并重新使能DMA接收以等待下一帧报文。通过定时器与DMA的相互配合，实现了一种高速串口通信接收不定长报文的方法。
- 一种芯片间快速通讯的集成电路及控制方法-201610921111.5
- 张毅;熊星 - 国民技术股份有限公司
- 2016-10-20 - 2018-04-27 - G06F13/32
- 本发明涉及一种芯片间快速通讯的集成电路及控制方法，所述集成电路包括至少两个芯片，所述芯片包括信号定义模块、中断信号产生模块、通信模块和处理模块；所述信号定义模块，用于定义指示芯片工作状态的中断信号；所述中断信号产生模块，用于在芯片处于预设工作状态时产生与所述预设工作状态对应的中断信号；所述通信模块，用于将中断信号发送给与之通信的芯片；还用于接收与之通信的芯片发送的中断信号；所述处理模块，用于根据接收的中断信号确定与之通信的芯片的工作状态。本发明解决了芯片间通讯接口同步控制的问题，减少了两者命令交互，节省了通讯时间提高了效率，简化了软件处理流程。
- 一种中断和轮询触发方法、系统、设备及计算机存储介质-201711080341.4
- 刘斌 - 郑州云海信息技术有限公司
- 2017-11-06 - 2018-03-30 - G06F13/32
- 本发明公开了一种中断和轮询触发方法、系统、设备及计算机存储介质，其中该方法包括判断外部设备是否发送交互请求至CPU，若是，则控制CPU进入轮询工作状态；判断CPU未查询到交互请求的连续时长是否等于或大于预设第一时间阈值，若是，则控制CPU进入中断工作状态；返回执行判断外部设备是否发送交互请求至CPU的步骤。本发明公开的一种中断和轮询触发方法、系统、设备及计算机存储介质均实现了控制CPU在中断工作状态和轮询工作状态间转换，与现有技术中CPU的单一工作状态相比，降低了CPU处理交互请求的系统开销，在一定程度上解决了如何降低CPU处理交互请求的系统开销的技术问题。
- 一种用于GPDSP的采用主机计数的多核DMA分段数据传输方法-201510033207.3
- 马胜;杨柳;陈书明;万江华;郭阳;刘宗林;孙书为;刘仲;雷元武;刘胜;王耀华;王占立;田玉恒;胡月安;丁一博 - 中国人民解放军国防科学技术大学
- 2015-01-22 - 2017-12-12 - G06F13/32
- 一种用于GPDSP的采用主机计数的多核DMA分段数据传输方法，其传输过程为主机DMA启动，依据配置参数生成分段数据传输请求；主机DMA每次发出分段数据传输的读请求中携带了标志返回数据目标节点的返回数据选择向量，返回数据选择向量的每一位表示对应的核是否为读返回数据的目标节点；读请求对应的数据返回时，片上网络根据返回数据选择向量将数据分发至相应的DMA；主机DMA对传输数据进行计数；当计数完成后，主机DMA给所有参与传输事务的从机DMA发送清空接收缓存的信号；当所有从机DMA清空接收缓存后，数据传输事务完成。本发明具有原理简单、操作方便、可灵活配置、访存效率高等优点。
- 信息处理装置-201210165889.X
- 小坂英生 - 索尼株式会社
- 2009-12-04 - 2017-11-03 - G06F13/32
- 本发明提供一种信息处理装置，该信息处理装置包括第一线路，其包括在预定接口中，并且当从第一装置接收数据时，所述第一线路用于发送中断信号到通过使用所述接口连接的第二装置；第二线路，其包括在所述接口中，并且用于从所述第二装置接收时钟信号；以及第三线路，其包括在所述接口中，并且用于在所述信息处理装置和所述第二装置之间发送和接收数据。
- 一种利用FPGA接口板采用DMA进行数据传输的方法-201710501676.2
- 刘庆喜;吴登勇;陈亮甫 - 山东超越数控电子有限公司
- 2017-06-27 - 2017-10-27 - G06F13/32
- 本发明公开一种利用FPGA接口板采用DMA进行数据传输的方法，涉及数据传输领域；本发明通过申威控制平台的PCIE与外部FPGA接口板进行物理连接，采用DMA方式实现I/O读写操作并可对数据传输速率进行测试。DMA操作实现申威平台的内核空间与FPGA接口板寄存器之间的I/O读写操作，不仅免除了大量的计算开销，而且大大提高与设备通信的吞吐量，提高了数据的吞吐率。
- 基于RTX实时扩展子系统的PCI总线数据同步方法-201410484793.9
- 朱健康;赵九龙 - 南京长峰航天电子科技有限公司
- 2014-09-22 - 2017-08-08 - G06F13/32
- 本发明公开了一种基于RTX实时扩展子系统的PCI总线数据同步方法，包括以下步骤，1）将上位机安装XP系统、下位机安装RTX实时扩展子系统；2）在RTX内开发PCI设备的驱动；3）在RTX内建立软中断机制；4）根据建立的建立软中断机制，实现数据同步通信。本发明在下位机上安装XP系统下安装RTX实时扩展子系统，在XP系统上同时满足上、下位机二者的功能，下位机实现实时数据采集和数据发送的功能，数据发送和接收双方的速率匹配，系统开发成本低，方便维护，具有良好的应用前景。
- 多级互联系统及多级互联方法-201480001302.9
- 黄锡霖 - 联发科技（新加坡）私人有限公司
- 2014-04-25 - 2017-05-03 - G06F13/32
- 本发明提供一种用于具有标记存储器和数据存储器的高速缓存系统的多级互联系统，包括地址互联调度装置和数据互联调度装置。地址互联调度装置执行标记存储体仲裁以调度对于标记存储器的多个标记存储体的多个地址请求。数据互联调度装置执行数据存储体仲裁以调度对于数据存储器的多个数据存储体的多个数据请求。此外，本发明提供一种用于具有标记存储器和数据存储器的高速缓存系统的多级互联方法，包括执行标记存储体仲裁以调度对于标记存储器的多个标记存储体的多个地址请求；以及执行数据存储体仲裁以调度对于数据存储器的多个数据存储体的多个数据请求。
- 一种DMA数据传输方法及系统-201110439326.0
- 唐新东 - 锐迪科（重庆）微电子科技有限公司
- 2011-12-23 - 2017-04-26 - G06F13/32
- 本发明实施例公开了一种DMA数据传输方法及系统，能够降低CPU负担，提高数据传输的速度，从而提高系统整体性能。本发明实施例方法包括中央处理器CPU将需要传输的传输数据写入传输数据缓冲区BUFFER进行缓存；当传输数据写入完成后，对数据传输控制模块中BUFFER的写指针进行更新；数据传输控制模块对所述BUFFER中的传输数据通过DMA方式进行传输。本发明实施例还提供一种DMA数据传输系统。本发明实施例能够有效降低CPU负担，提高数据传输的速度，从而提高系统整体性能。
- 一种实现秒脉冲触发计算机中断的方法-201610554699.5
- 吴成红;梁辉;樊明峰 - 昆山百敖电子科技有限公司
- 2016-07-14 - 2016-12-14 - G06F13/32
- 本发明公开了一种实现秒脉冲触发计算机中断的方法，其包括以下步骤：S1、在硬件方面，选择用带有GPIO触发SIRQ功能以及串口功能的SIO；S2、在固件方面，配置GPIO，中断号。步骤S1具体包括：1)SIO实现其原始的功能；2)SIO连接原有的LPC端口信号；3)时统秒脉冲连接到带有GPIO触发SIRQ的GPIO Pin上；4)必要的电位转换。步骤S2具体包括：1)固件针对该GPIO，配置相关多的高低电位、触发特性、触发中断号；2)通过适当的机制来选择具体的中断号，以及判断该中断的独享与否。本发明提供的方法，能够节约硬件成本和软件开发成本，中断号可配置、中断可独享、中断号上层软件可见，并且在主板端即可实现。
- 在多个通道之间仲裁以存取一资源的方法和装置-201410840151.8
- 陈昭宇;范姜敏容;黄荣吉 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
- 2014-12-30 - 2015-07-01 - G06F13/32
- 本发明公开一种在多个通道之间存取一个资源的仲裁方法和装置，其中，在多个通道之间存取一个资源的仲裁方法包括以下步骤提供每个通道一个背对背地址计数器，对每个背对背地址计数器设定一个初始值和一个预设临界值，其中，依据每一个通道对资源的存取动作来更新每一背对背地址计数器；以及，以一个连续范围的设定值设定一个通道连续存取该资源的连续次数上限；当一个通道背对背地址计数器的值高于该通道的预设临界值时，使用该通道的连续存取次数为该通道所设定的连续次数上限。
- 一种数据采集控制系统和方法-201410689052.4
- 潘慧峰;毛建强;才士民 - 深圳市开立科技有限公司
- 2014-11-26 - 2015-03-25 - G06F13/32
- 本发明提供了一种数据采集控制系统和方法，用于改善数据传输机制，提高数据传输效率。本发明技术方案包括：接收原始数据，所述原始数据由控制采集设备从数据源处采集；预处理缓冲单元对所述原始数据进行预处理；将预处理后的数据写入同步FIFO单元；将所述同步FIFO单元中的数据转写入外部单口RAM；当所述单口RAM的已使用容量达到预设条件时，向ARM发送中断信号，使得所述ARM读取所述单口RAM中的数据，所述单口RAM支持所述ARM通过EIM接口对其进行直接访问。通过实施本发明技术方案，能够提高系统对RAM资源的利用率，从而提高数据采集和传输的效率。
- 可编程刀片服务器结构-201320068852.5
- 柳军胜 - 杭州海莱电子科技有限公司
- 2013-02-06 - 2013-08-21 - G06F13/32
- 本实用新型提供了一种可编程刀片服务器结构，包括背板和若干个插在背板PCIE插槽上的处理器刀片，其特征在于每个PCIE插槽的收发通道连接FPGA的高速收发器，其中主端点通道连接到cvp配置功能指定的通道，FPGA内通过若干个PCIE端点IP核按对应的PCIE插槽分别与对应的设备端点连接，设备端点与可编程逻辑模块连接，可编程逻辑模块与PCIEIO接口连接。本实用新型具有目前刀片服务器结构无法比拟的设备扩展性和灵活性。
- 可编程刀片服务器结构-201310047200.8
- 柳军胜 - 杭州海莱电子科技有限公司
- 2013-02-06 - 2013-05-22 - G06F13/32
- 本发明提供了一种可编程刀片服务器结构，包括背板和若干个插在背板PCIE插槽上的处理器刀片，其特征在于每个PCIE插槽的收发通道连接FPGA的高速收发器，其中主端点通道连接到cvp配置功能指定的通道，FPGA内通过若干个PCIE端点IP核按对应的PCIE插槽分别与对应的设备端点连接，设备端点与可编程逻辑模块连接，可编程逻辑模块与PCIEIO接口连接。本发明具有目前刀片服务器结构无法比拟的设备扩展性和灵活性。
- 一种机器人运动控制卡与上位机的通信方法及通信装置-201310045645.2
- 曹华 - 北京配天大富精密机械有限公司
- 2013-02-05 - 2013-05-01 - G06F13/32
- 本发明公开了一种机器人运动控制卡与上位机的通信方法和通信装置，所述通信方法包括步骤：运动控制卡触发驱动程序的中断程序；驱动程序根据运动控制卡的中断信息触发上位机相对应的软中断信号；上位机根据触发的软中断信号执行相应的处理。本发明提供的机器人运动控制卡与上位机的通信方法和通信装置能够实现运动控制卡和上位机的实时通信，并且可以节省CPU资源。
- 专利分类
