[发明专利]集成电路在审

申请号：	201811265404.8	申请日：	2018-10-29
公开（公告）号：	CN110783338A	公开（公告）日：	2020-02-11
发明（设计）人：	廖忠志	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L27/11	分类号：	H01L27/11;H01L27/02;H01L29/10;H01L29/423;H01L29/78
代理公司：	11006 北京律诚同业知识产权代理有限公司	代理人：	徐金国
地址：	中国台湾新竹市***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：	集成电路。一种静态随机存取记忆体单元包含第一至第五介电鳍片，其沿第一方向依序设置并以第二方向为长度方向，第一及第五介电鳍片定义静态随机存取记忆体单元的两边缘；第一N型半导体鳍片，设置于第一及第二介电鳍片之间；第二N型半导体鳍片，设置于第四及第五介电鳍片之间；第一P型半导体鳍片，设置于第二及第三介电鳍片之间；第二P型半导体鳍片，设置于第三及第四介电鳍片之间，每个第一及第二N型半导体鳍片以及每个第一及第二P型半导体鳍片以第二方向为长度方向；以及栅极结构，以第一方向为长度方向设置，栅极结构接合一或多个介电鳍片。
搜索关键词：	鳍片介电栅极结构静态随机存取记忆体长度方向设置随机存取记忆定义静态体单元集成电路
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种集成电路，其特征在于，包含：/n一第一静态随机存取记忆体(SRAM)单元，以一第一方向为该第一SRAM单元的长度方向且以一第二方向为该第一SRAM单元的宽度方向，其中该第二方向大致垂直于该第一方向，其中该第一SRAM单元包含：/n一第一介电鳍片、一第二介电鳍片、一第三介电鳍片、一第四介电鳍片以及一第五介电鳍片，沿该第一方向依序设置并以该第二方向为该第一至第五介电鳍片的长度方向设置，其中该第一与第五介电鳍片定义该第一SRAM单元的二个侧边；/n一第一P型半导体鳍片，设置于该第一及第二介电鳍片之间；/n一第二P型半导体鳍片，设置于该第四及第五介电鳍片之间；/n一第一N型半导体鳍片，设置于该第二及第三介电鳍片之间；/n一第二N型半导体鳍片，设置于该第三及第四介电鳍片之间，其中每该第一及第二P型半导体鳍片以及每该第一及第二N型半导体鳍片以该第二方向为长度方向设置；以及/n多个栅极结构，以该第一方向为所述多个栅极结构的长度方向设置，其中所述多个栅极结构沿该第二方向分隔开来，其中所述多个栅极结构接合该第一至第五介电鳍片、该第一及第二N型半导体鳍片以及该第一及第二P型半导体鳍片的一或多个。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201811265404.8/，转载请声明来源钻瓜专利网。

上一篇：堆叠式基于薄膜晶体管的嵌入式动态随机存取存储器
下一篇：闪存器件及其制作方法

同类专利

集成电路结构-201610641063.4
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-08 - 公布日： 2020-02-14 - 主分类号： H01L27/11
摘要：本发明提供一种集成电路，包括一SRAM阵列。SRAM阵列包括具有第一多行以及多列的SRAM单元的一第一子阵列以及具有第二多行以及多列的SRAM单元的一第二子阵列。第一位元线以及第一互补位元线连接至第一子阵列中的一列的第一以及第二沟道栅极金属氧化物半导体装置。第二位元线以及第二互补位元线连接至第二子阵列中的一列的静态随机存取存储器单元的第一以及第二沟道栅极金属氧化物半导体装置。第一位元线以及第一互补位元线与第二位元线以及第二互补位元线断开。感测放大器电路电性耦接至并用以感测第一位元线、第一互补位元线、第二位元线以及第二互补位元线。

集成电路-201811265404.8
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-29 - 公布日： 2020-02-11 - 主分类号： H01L27/11
摘要：集成电路。一种静态随机存取记忆体单元包含第一至第五介电鳍片，其沿第一方向依序设置并以第二方向为长度方向，第一及第五介电鳍片定义静态随机存取记忆体单元的两边缘；第一N型半导体鳍片，设置于第一及第二介电鳍片之间；第二N型半导体鳍片，设置于第四及第五介电鳍片之间；第一P型半导体鳍片，设置于第二及第三介电鳍片之间；第二P型半导体鳍片，设置于第三及第四介电鳍片之间，每个第一及第二N型半导体鳍片以及每个第一及第二P型半导体鳍片以第二方向为长度方向；以及栅极结构，以第一方向为长度方向设置，栅极结构接合一或多个介电鳍片。

半导体装置、集成电路结构与半导体装置的形成方法-201710061617.8
发明人：陈芳;丁国强;廖忠志;梁铭彰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-01-26 - 公布日： 2020-02-07 - 主分类号： H01L27/11
摘要：一种半导体装置、集成电路结构与半导体装置的形成方法。上述半导体装置包括一第一静态随机存取存储器阵列以及设置在上述第一静态随机存取存储器阵列之外的一第一逻辑单元。上述第一静态随机存取存储器阵列包括多个静态随机存取存储器单元，其中每一上述静态随机存取存储器单元具有一第一单元高度。上述第一逻辑单元具有上述第一单元高度。

具有处理器和静态随机存取存储器的键合半导体器件及其形成方法-201980002022.2
发明人：刘峻 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-11 - 公布日： 2020-02-07 - 主分类号： H01L27/11
摘要：公开了半导体器件的实施例及其制造方法。在示例中，一种半导体器件，包括：第一半导体结构，包括处理器和第一键合层，所述第一键合层包括多个第一键合接触部。所述半导体器件还包括第二半导体结构，所述第二半导体结构包括静态随机存取存储器(SRAM)单元的阵列和第二键合层，所述第二键合层包括多个第二键合接触部。所述半导体器件还包括键合界面，所述键合界面在所述第一键合层和所述第二键合层之间。所述第一键合接触部在所述键合界面处与所述第二键合接触部接触。

集成电路结构-201610643550.4
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-08 - 公布日： 2020-02-04 - 主分类号： H01L27/11
摘要：本公开涉及一种具有静态随机存取存储器的一种集成电路结构，包括第一与第二上拉金氧半导体装置，及与第一及第二上拉金氧半导体装置形成交错栓锁反相器的第一与第二下拉金氧半导体装置。第一金属层，位于静态随机存取存储器内的金氧半导体装置的栅极电极上。此结构还包括第一金属层与CVss着陆接垫，其中CVss着陆接垫具有位于静态随机存取存储器内的一部。CVss着陆接垫位于第一金属层上的第二金属层内。第一字元线，位于第二金属层内。CVss导线，位于第二金属层上的第三金属层内。CVss导线电性连接于该CVss着陆接垫。

用于SRAM和寄存器文件位单元的均匀布局-201780091106.9
发明人： Z·郭;C·L·翁;E·A·卡尔;M·T·博尔 -专利权人：英特尔公司
申请日： 2017-06-22 - 公布日： 2020-01-17 - 主分类号： H01L27/11
摘要：本公开描述了用于SRAM和寄存器文件位单元的均匀布局。在示例中，一种集成电路结构包括衬底上的六晶体管(6T)静态随机存取存储器(SRAM)位单元。该6T SRAM位单元包括沿衬底的第一方向平行的第一有源区和第二有源区。第一栅极线、第二栅极线、第三栅极线和第四栅极线在第一有源区和第二有源区上方，第一栅极线、第二栅极线、第三栅极线和第四栅极线沿衬底的第二方向平行，第二方向垂直于第一方向。

静态随机存取存储器-201610738830.3
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-26 - 公布日： 2020-01-10 - 主分类号： H01L27/11
摘要：本发明的实施例提供了一种SRAM单位单元，包括第一至第四鳍结构。第一FinFET由第一栅电极和第一鳍结构形成。第二FinFET由第二栅电极和第一鳍结构形成。第三FinFET由第二栅电极和第三鳍结构形成。第四FinFET由第三栅电极和第二鳍结构形成。第五FinFET由第四栅电极和第二鳍结构形成。第六FinFET由第四栅电极和第四鳍结构形成。第一伪鳍结构位于邻近第二FinFET的位置处并且电连接至第一鳍结构。第二伪鳍结构位于邻近第五FinFET的位置处并且电连接至第二鳍结构。本发明的实施例还提供了一种静态随机存取存储器。

集成电路及其制造方法-201610770652.2
发明人：李宜静;李昆穆;游明华;郭紫微 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-30 - 公布日： 2020-01-10 - 主分类号： H01L27/11
摘要：本发明涉及一种集成电路，包括第一半导体鳍、第一外延结构，以及至少两个第一介电质的鳍部侧壁结构。在第一半导体鳍上设置第一外延结构。第一介电质的鳍部侧壁结构设置在第一外延结构的相对两侧上。第一介电质的鳍部侧壁结构具有不同的高度。本发明还提供了一种用于制造集成电路的方法。

SRAM结构及其形成方法-201910573430.5
发明人：温明璋;徐国修;田峻宇;吴琬瑶;张长昀;陈弘凯;洪连嵘 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-28 - 公布日： 2020-01-07 - 主分类号： H01L27/11
摘要：提供了SRAM结构。SRAM结构包括：衬底；P型阱区，位于衬底上方；N型阱区，位于衬底上方；PMOS晶体管，位于N型阱区中；NMOS晶体管，位于P型阱区中；隔离区，位于P型阱区和N型阱区之间的边界上方；以及介电结构，形成在隔离区中并且从隔离区延伸到P型阱区和N型阱区之间的边界。介电结构的深度大于隔离区的深度。PMOS晶体管通过隔离区与NMOS晶体管分隔开。本发明的实施例还涉及SRAM结构的形成方法。

半导体结构及其制造方法-201610407359.X
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-06-12 - 公布日： 2019-12-31 - 主分类号： H01L27/11
摘要：一种半导体结构及其制造方法，所述方法包括：提供基底，基底包括衬底、以及凸出于衬底的鳍部，衬底包括第一区域和第二区域，第一区域和第二区域用于形成不同类型的晶体管；形成覆盖鳍部顶部和侧壁的栅介质层；在第一区域和第二区域交界处的栅介质层上形成阻挡层，阻挡层至少覆盖交界处第二区域的栅介质层；在第二区域的栅介质层和阻挡层上形成第二功函数层；在第一区域的栅介质层上形成第一功函数层。本发明先在第一区域和第二区域交界处的栅介质层上形成阻挡层，阻挡层至少覆盖交界处第二区域的栅介质层，所述阻挡层可以减小第一功函数层中的金属离子在第二功函数层中的扩散程度，从而可以避免对第二功函数层的性能造成不良影响。

静态随机存取记忆体元件-201910133498.1
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-02-22 - 公布日： 2019-12-10 - 主分类号： H01L27/11
摘要：本申请提供一种静态随机存取记忆体元件。在一实施方式中，静态随机存取记忆体元件包含第一传输栅极场效晶体管(FET)和第一上拉场效晶体管，形成于第一N型井区域(N‑Well)中的至少一硅锗鳍片之上；第二传输栅极场效晶体管和第二上拉场效晶体管形成于第二N型井区域中的至少一硅锗鳍片之上；第一下拉场效晶体管形成于介于第一和第二N型井区域之间的P型井(P‑well)区域中的数个硅鳍片的其中一个之上；以及第二下拉场效晶体管形成于P型井区域中的数个硅鳍片的另一个之上。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]集成电路在审

专利文献下载