[发明专利]一种传感器的制造方法及传感器有效
申请号: | 201910403300.7 | 申请日: | 2019-05-15 |
公开(公告)号: | CN110277345B | 公开(公告)日: | 2021-11-19 |
发明(设计)人: | 赵玉会;钟艾东;甘凯杰;翁佩雪;郭文海;邓丹丹;林锦伟;林伟铭 | 申请(专利权)人: | 福建省福联集成电路有限公司 |
主分类号: | H01L21/761 | 分类号: | H01L21/761;H01L21/304;H01L27/144 |
代理公司: | 福州市景弘专利代理事务所(普通合伙) 35219 | 代理人: | 徐剑兵;郭鹏飞 |
地址: | 351117 福建省莆*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种传感器的制造方法及传感器,方法包括如下步骤:在外延片上进行离子植入,进行多个无源区隔离;在外延片上进行第一金属层沉积,使得金属沉积在无源区之间;在外延片上沉积保护层,并在第一金属层和切割道上面进行开口,所述切割道两侧处在无源区内;对外延片进行背面研磨减薄;研磨后的背面贴蓝膜,在切割道上进行水刀切割,切割后进行蓝膜扩张。述技术方案使用离子植入的方式替代湿蚀刻,无需使用到湿蚀刻,可以避免湿蚀刻容易造成传感器损坏的问题。以及由于切割道两侧处在无源区内,切割后的器件的两侧是无源区,有源区侧壁无裸漏在外,避免后续制程中损失外延,从而提高产品良率。 | ||
搜索关键词: | 一种 传感器 制造 方法 | ||
【主权项】:
1.一种传感器的制造方法,其特征在于,包括如下步骤:在外延片上进行离子植入,进行多个无源区隔离;在外延片上进行第一金属层沉积,使得金属沉积在无源区之间;在外延片上沉积保护层,并在第一金属层和切割道上面进行开口,所述切割道两侧处在无源区内;对外延片进行背面研磨减薄;研磨后的背面贴蓝膜,在切割道上进行水刀切割,切割后进行蓝膜扩张。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福建省福联集成电路有限公司,未经福建省福联集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910403300.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种外延片生长用承载盘
- 下一篇:半导体结构的形成方法
- 同类专利
- 沟槽功率器件及制作方法-201610552844.6
- 杨彦涛;向璐;王珏;曹俊;吕焕秀 - 杭州士兰集成电路有限公司
- 2016-07-12 - 2023-04-28 - H01L21/761
- 本发明揭示了一种沟槽功率器件及制作方法。本发明提供的一种沟槽功率器件及制作方法,通过在半导体衬底中形成第一沟槽,并将第一阻止层、填充材料层设置于所述第一沟槽中,并在第一沟槽的填充材料层中形成静电隔离结构,进而实现了静电隔离结构设置在半导体衬底中,避免了静电隔离结构高于第二沟槽、第三沟槽的情况,使得半导体衬底表面平整,有效解决由于传统静电隔离结构的不平坦使后续的沉积工艺台阶覆盖能力不佳,特别是光刻出现匀胶不良,曝光异常,台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题,从而实现器件结构,使参数和可靠性满足产品的要求。
- 用于半导体器件的衬底噪声隔离结构-201780057726.0
- J·荆;S·吴;J·W·索瓦兹 - 赛灵思公司
- 2017-08-29 - 2022-11-25 - H01L21/761
- 半导体器件的示例包括形成在半导体衬底(101)中的第一电路(102)和第二电路(104)。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第一保护结构(106‑1),第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对(108‑1)。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第二保护结构(106‑2),第二保护结构包括沿第一轴设置的第二不连续n+和p+扩散对(108‑2),第二不连续n+和p+扩散对关于第一不连续n+和p+扩散对交错。
- 制造用于射频应用的绝缘体上半导体结构的方法-202180008062.5
- A·戈贝尔;F·阿利伯特;D·马西;I·伯特兰;L·诺里 - 索泰克公司
- 2021-01-07 - 2022-08-19 - H01L21/761
- 本发明涉及一种用于制造绝缘体上半导体结构(10)的方法,所述方法包括以下步骤:‑提供FD‑SOI衬底(1),FD‑SOI衬底(1)从其底部到其顶部依次包括:单晶衬底(2),单晶衬底(2)具有在500Ω.cm和30kΩ.cm之间的电阻率,在20旧ppma和40旧ppma之间的间隙氧含量(Oi),并且具有N型掺杂或P型掺杂;电绝缘层(3),电绝缘层(3)的厚度在20nm和400nm之间;单晶层(4),其具有P型掺杂;‑在大于或等于1175℃的温度下对FD‑SOI衬底(1)热处理大于或等于1小时的时间,以在衬底中形成P‑N结(5)。本发明还涉及这种绝缘体上半导体结构。
- 一种传感器的制造方法及传感器-201910403300.7
- 赵玉会;钟艾东;甘凯杰;翁佩雪;郭文海;邓丹丹;林锦伟;林伟铭 - 福建省福联集成电路有限公司
- 2019-05-15 - 2021-11-19 - H01L21/761
- 本发明公开一种传感器的制造方法及传感器,方法包括如下步骤:在外延片上进行离子植入,进行多个无源区隔离;在外延片上进行第一金属层沉积,使得金属沉积在无源区之间;在外延片上沉积保护层,并在第一金属层和切割道上面进行开口,所述切割道两侧处在无源区内;对外延片进行背面研磨减薄;研磨后的背面贴蓝膜,在切割道上进行水刀切割,切割后进行蓝膜扩张。述技术方案使用离子植入的方式替代湿蚀刻,无需使用到湿蚀刻,可以避免湿蚀刻容易造成传感器损坏的问题。以及由于切割道两侧处在无源区内,切割后的器件的两侧是无源区,有源区侧壁无裸漏在外,避免后续制程中损失外延,从而提高产品良率。
- 具有单片集成的光电检测器用于原位实时强度监视的发光二极管(LED)-201680085809.6
- 蔡凯威;李携曦;陆海涛 - 香港大学
- 2016-05-17 - 2021-09-07 - H01L21/761
- 一种设备包括与相同的半导体平台上的光电检测器集成的发光二极管(LED),使得由光电检测器所生成的光电流可以用于监视LED的光学输出,所述LED位于与光电检测器相邻处。所述设备提供监视LED发射的紧凑、稳健、可靠和低成本的方式。
- 半导体器件及其制作方法-201510020471.3
- 张冠杰;张哲 - 中芯国际集成电路制造(上海)有限公司
- 2015-01-15 - 2019-06-18 - H01L21/761
- 本申请提供了一种半导体器件及其制作方法。其中,该制作方法包括:在衬底上形成具有第一倾斜侧壁的场氧层;进行第一次离子注入,以在衬底中对应于第一倾斜侧壁的位置形成隔离环;以及进行第二次离子注入,以在场氧层的两侧的衬底中形成阱区。由于第一倾斜侧壁能够阻挡第一次离子注入和第二次离子注入过程中的部分注入离子进入衬底,因此,与现有隔离环相比,本申请形成的隔离环具有更低的掺杂浓度和更高的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
- 超结半导体器件及其制备方法-201710931499.1
- 钟圣荣 - 无锡华润华晶微电子有限公司
- 2017-10-09 - 2019-04-16 - H01L21/761
- 本发明公开了一种超结半导体器件及其制备方法,该制备方法包括:在第一型衬底上制备多个超结结构,多个所述超结结构沿所述第一型衬底的横向分为多个相互间隔的芯片区域;至少在相邻的所述芯片区域之间的间隔区域表面形成第一型掺杂层。采用该制备方法可以避免相邻芯片区域之间的表面电场对超结结构造成不良影响,改善芯片产品的性能。
- 半导体装置-201510262447.0
- 黄柏狮;庄健晖;洪建州 - 联发科技股份有限公司
- 2015-05-21 - 2018-11-16 - H01L21/761
- 本发明提供了一种包括基板的半导体装置。该基板包括:第一类型的阱;第二类型的第一掺杂区,设于该第一类型的阱中;第二类型的阱,与该第一类型的阱邻近;以及第一类型的第一掺杂区,掺杂在该第二类型的阱中。其中,该基板不包括设于该第二类型的第一掺杂区、该第一类型的阱、该第二类型的阱以及该第一类型的第一掺杂区形成的电流路径中的隔离材料。采用本发明,可以减少半导体装置的放电时间。
- 隔离的CMOS晶体管和双极晶体管、隔离结构及其制造方法-201510651903.0
- 唐纳德.R.迪斯尼;理查德.K.威廉斯 - 先进模拟科技公司
- 2009-02-17 - 2018-03-27 - H01L21/761
- 形成在半导体衬底中的隔离的晶体管包括埋设的底隔离区域和填充沟槽,该填充沟槽从衬底的表面向下延伸到底隔离区域。底隔离区域与填充沟槽一起形成衬底的隔离袋。在替代的实施例中,掺杂的侧壁区域从沟槽的底部向下延伸到底隔离区域。衬底不包含外延层,从而克服了与制造外延层有关的许多问题。
- 沟槽功率器件及制作方法-201610552850.1
- 杨彦涛;陶玉美;赵学锋;汤光洪;罗永华 - 杭州士兰集成电路有限公司
- 2016-07-12 - 2016-10-12 - H01L21/761
- 本发明揭示了一种沟槽功率器件及制作方法。本发明提供的一种沟槽功率器件及制作方法,通过在半导体衬底中形成第一沟槽、第二沟槽、第三沟槽,并在所述沟槽的底壁形成第一介质层,在第一沟槽的侧壁形成第二介质层,在第一沟槽的第一介质层上第二介质层之间的填充材料层形成静电隔离结构,进而实现了静电隔离结构设置在半导体衬底中,避免了静电隔离结构高于第二沟槽、第三沟槽的情况,使得半导体衬底表面平整,有效解决由于传统静电隔离结构的不平坦使后续的沉积工艺台阶覆盖能力不佳,特别是光刻出现匀胶不良,曝光异常,台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题,从而实现器件结构,使参数和可靠性满足产品的要求。
- 半导体元件衬底及其制造方法-201480044667.X
- 冈本朋昭;柳雅彦;川上知巳 - 夏普株式会社
- 2014-06-26 - 2016-03-30 - H01L21/761
- 本发明能够以不损害应对晶片破裂的强度的方式缩短形成隔离区域的扩散时间。在晶片两面分别沿着相互相邻的半导体器件间的划线(SL)不连续且间断地排列配置多个圆形孔(4a、4b),在多个圆形孔(4a、4b)的周围,元件分离用的一种导电型(这里为P型)的隔离扩散层(5a、5b)分别形成为从晶片两面到达深度方向中央部,至少一部分在相邻孔之间和上下底面之间相互重叠。
- 分成子单元的基于硅的单片半导体基板-201480026164.X
- Y·维舍蒂;塞巴斯蒂安·迪布瓦;尼古拉斯·昂雅尔贝;让-保罗·加朗代;约尔迪·威尔曼 - 原子能与替代能源委员会
- 2014-03-06 - 2015-12-23 - H01L21/761
- 本发明涉及一种基于硅的单片半导体基板(10),该基板被竖向分成相互隔离的子单元,该基板包括具有在1×1017cm-3与2×1018cm-3之间的填隙氧浓度的p型或n型硅基部(1),以及在其至少一面上包括相对于彼此不连续的n+过掺杂阱和/或p+过掺杂阱,其特征在于,插入在两个相继的阱之间且在基板的整个厚度上延伸的至少一个基板区域是电隔离区域(3),该电隔离区域的基于填隙氧的热施主浓度不同于基部(1)的基于填隙氧的热施主浓度。本发明还涉及用于制造这样的基板的方法。
- 具有交替的N掺杂区域和P掺杂区域的单片硅晶圆-201480024908.4
- 让-保罗·加朗代;塞巴斯蒂安·迪布瓦;尼古拉斯·昂雅尔贝;约尔迪·威尔曼;Y·维舍蒂 - 原子能与替代能源委员会
- 2014-03-06 - 2015-12-23 - H01L21/761
- 本发明涉及一种单片硅晶圆(10),其在至少一个竖直切割面上具有交替的n掺杂区域(110)和p掺杂区域(120),所述n掺杂区域和所述p掺杂区域分别在所述晶圆的整个厚度(e)上延伸,其特征在于:所述n掺杂区域(110)和所述p掺杂区域(120)分别在切割面中具有至少1mm的宽度(L1,L2);所述n掺杂区域(110)具有氧热施主浓度,所述氧热施主浓度不同于所述p掺杂区域(120)的氧热施主浓度;以及所述n掺杂区域(110)和所述p掺杂区域由电隔离区域(130)彼此分开。本发明还涉及制造这样的晶圆的方法。
- 一种超高压BCD工艺的隔离结构制作工艺方法-201210461606.6
- 邢军军 - 上海华虹宏力半导体制造有限公司
- 2012-11-15 - 2014-05-21 - H01L21/761
- 本发明公开了一种超高压BCD工艺的隔离结构制作工艺方法,包括下列步骤:1:准备一片P型硅片;2:由光罩定义出深N阱一注入区域并注入;3:由光罩定义出深N阱二注入区域并注入;4:高温推进形成横向和纵向的耐压层;5:由光罩定义出低压N阱、低压P阱注入区域并注入;进行高温退火;6:生长氧化层并淀积SiN,由光罩定义有源区,并刻蚀SiN,在漂移区上方形成场氧,将SiN湿法去除;7:生长栅氧并淀积多晶硅,光罩定义形成栅极多晶硅和漂移区场氧上的场板;8:离子注入形成源区和漏区;9:进行后续工艺。本发明采用较简单的双深N阱扩散工艺,在超高压BCD工艺内实现耐压达到700V以上隔离结构,工艺简单,成本低。
- 支承衬底和用于制造半导体芯片的方法-201280009171.X
- E.K.M.京特;A.普勒斯尔;H.祖尔;T.维特;M.肯普夫;J.邓内马克;B.贝姆;K.珀兹尔迈尔 - 奥斯兰姆奥普托半导体有限责任公司
- 2012-02-07 - 2013-10-23 - H01L21/761
- 说明了一种用于半导体层序列的支承衬底(10),该支承衬底(10)具有第一主面(11)和与第一主面对置的第二主面(12)。在第一主面与第二主面之间构造有二极管结构(2),该二极管结构(2)使第一主面与第二主面至少针对电压的一个极性电绝缘。此外,说明了一种用于制造具有支承衬底的半导体芯片(3)的方法。
- 实现推回结隔离半导体结构的方法-201310147785.0
- 包兴坤 - 苏州硅智源微电子有限公司
- 2013-04-24 - 2013-07-31 - H01L21/761
- 一种实现推回结隔离半导体结构的方法,通过向池的表面部分掺入的杂质,使得硅衬底上的硅外延层的交界处隔离池的表面积增加了,有效地推回池和隔离区之间的结交界处。池周围的结隔离区通常有掺杂浓度分布剖面图,图中显示浓度从结隔离区的中心到池交界处不断下降。通过增加池的表面掺杂浓度,来改变交界处隔离区的外围部分的净掺杂浓度,从而有效地增加了池表面的大小。在整个池的表面掺杂浓度可以增加,或者只是池的边缘的掺杂浓度增加,从而保持池中制造的设备的击穿电压。
- 用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法-201210179641.9
- 杨维成;胡同灿 - 日银IMP微电子有限公司
- 2012-05-31 - 2012-10-10 - H01L21/761
- 本发明公开了一种用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法,通过在抛光硅晶圆上直接注入N型杂质的方式、推阱的方式和采用高压结隔离工艺将高压侧驱动控制模块和低压侧驱动控制模块隔离开,且在常规CMOS管工艺PN结隔离的基础上,通过在PN结表面形成降低表面电场区域,利用两层多晶硅形成电容分压器,有效地改变了PN结表面电场分布,形成了高压LDMOS管的高压隔离,再通过形成P-BODY区域,制备得到高压N型LDMOS管,与常规LDMOS管相比较,通过增加RESURF区域结构和双层多晶硅电容结构,可以达到700V以上的耐压要求;同时本制备方法工序简洁、成本较低,仅需要14块结构层次就可以形成直接驱动功率器件的高压栅驱动电路器件。
- 具有改善的隔离电压性能的微电子组件及其形成方法-200880006522.5
- 闵元基;韦罗尼克·C·马卡里;左将凯 - 飞思卡尔半导体公司
- 2008-02-06 - 2011-09-14 - H01L21/761
- 提供了一种用于形成微电子组件的方法和一种微电子组件。在具有第一浓度的第一掺杂剂类型的基板(20)上形成第一和第二半导体器件(72)。在第一和第二半导体器件下方分别形成具有第二掺杂剂类型的第一和第二掩埋区(28),其中在其之间具有间隙(34)。在基板上并且在第一和第二半导体器件之间形成至少一个阱区(64、70)。在第一和第二掩埋区之间形成具有第二浓度的第一掺杂剂类型的势垒区(48)并且该势垒区与该第一和第二掩埋区相邻,使得势垒区的至少一部分从第一和第二半导体器件延伸一深度(82),该深度大于或等于掩埋区的深度。
- 高压工艺中器件隔离的方法-200810044079.2
- 陈华伦;罗啸;熊涛;陈瑜;陈雄斌 - 上海华虹NEC电子有限公司
- 2008-12-09 - 2010-06-23 - H01L21/761
- 本发明公开了一种高压工艺中器件隔离的方法,在器件制备前,在整个硅衬底上进行无掩膜离子注入,而后进行器件常规工序的制备。本发明的方法,利用在硅衬底上的无掩膜离子注入增加在场区下的离子浓度,使器件之间隔离区域的浓度增加而增加隔离性能。
- 改进的埋入式隔离层-200880025008.6
- M·丘奇 - 英特赛尔美国股份有限公司
- 2008-05-16 - 2010-06-23 - H01L21/761
- 本发明所揭示的集成电路包括基板,该基板具有顶部表面、在基板中的埋入式N型层、从该表面延伸到埋入式N型区域的N型接触区域、在基板中与埋入式N型区域相邻且在埋入式N型区域上方的埋入式P型区域、从该表面延伸到埋入式P型区域的P型接触区域、以及在该表面中且在埋入式P型区域上方的N型器件区域。埋入式P型区域的P型杂质包括其扩散系数低于P型接触区域的杂质的扩散系数的杂质。
- 一种适于电源极性反转的PN结隔离方法-200910304815.8
- 陈奕星 - 湖南麓湖微电子有限公司
- 2009-07-24 - 2009-12-16 - H01L21/761
- 本发明公开了一种适于电源极性反转的PN结隔离方法。它包括以下步骤:在P型衬底双极工艺中,在P+掩埋层之间开两个N-外延层窗口,在N-外延层上注入N+,从两个注入N+引出两个金属端。本发明采用二极管切换电位的方式为电源极性反转的半导体元件提供了一种低成本的隔离方法,解决了电源极性反转的半导体元件的隔离技术问题。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造