[发明专利]NAND存储器阵列中的二值神经网络的实现在审
| 申请号： | 201910505098.9 | 申请日： | 2019-06-12 |
| 公开（公告）号： | CN110782026A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | W·H·崔;P·F·邱;马雯;秦明海;G·J·海明克;M·卢克博登 | 申请（专利权）人： | 闪迪技术有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 11245 北京纪凯知识产权代理有限公司 | 代理人： | 赵志刚;赵蓉民 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明题为“NAND存储器阵列中的二值神经网络的实现”。使用NAND阵列架构来实现二值神经网络(BNN)允许在存储器阵列内执行矩阵乘法和累加。将用于存储BNN的权重的单位突触存储在一对串联连接的存储器单元中。将二值输入作为具有电压值的模式施加在连接到所述单位突触的一对字线上，以通过确定所述单位突触是否导通来执行所述输入与所述权重的所述乘法。此类乘法的结果由读出放大器来确定，结果由计数器进行累加。 | ||
| 搜索关键词： | 突触 神经网络 乘法 累加 权重 存储 计数器 存储器单元 存储器阵列 读出放大器 矩阵乘法 导通 字线 架构 施加 | ||
【主权项】：
1.一种装置，包括：/n非易失性存储器单元阵列，所述非易失性存储器单元阵列被布置为NAND串并且被配置为存储神经网络的多个权重，每个权重存储在公共NAND串上的多个非易失性存储器单元中；和/n一个或多个控制电路，所述一个或多个控制电路连接到所述非易失性存储器单元阵列，所述一个或多个控制电路被配置为接收神经网络的层的多个输入，将所述多个输入转换为对应的多个电压模式，将所述多个电压模式施加至所述非易失性存储器单元阵列以从而利用所述权重执行所述多个输入的阵列内乘法，以及累加所述阵列内乘法的结果。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司，未经闪迪技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910505098.9/，转载请声明来源钻瓜专利网。
