[发明专利]一种氧化镓基MOSFET器件及其制备方法在审
| 申请号： | 202211500026.3 | 申请日： | 2022-11-28 |
| 公开（公告）号： | CN115939183A | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | 齐红基;陈端阳;包森川;张龙 | 申请（专利权）人： | 杭州富加镓业科技有限公司 |
| 主分类号： | H01L29/167 | 分类号： | H01L29/167;H01L29/06;H01L29/16;H01L29/78;H01L21/34 |
| 代理公司： | 深圳市君胜知识产权代理事务所(普通合伙) 44268 | 代理人： | 刘芙蓉 |
| 地址： | 311421 浙江省杭州市富*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明公开一种氧化剂基MOSFET器件及其制备方法，器件包括依次层叠设置的漏极、Ga |
||
| 搜索关键词： | 一种 氧化 mosfet 器件 及其 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州富加镓业科技有限公司，未经杭州富加镓业科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211500026.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种空调器及其控制方法
- 下一篇：车辆门盖控制方法、装置、电子设备及存储介质
- 同类专利
- 一种应力沟道晶体管及其制造方法-201911023725.1
- 陈勇跃;颜强;黄秋铭;谭俊;洪佳琪;周海锋;方精训 - 上海华力集成电路制造有限公司
- 2019-10-25 - 2023-09-19 - H01L29/167
- 本发明提供一种应力沟道晶体管及其制造方法，提供衬底和位于该衬底上的栅极结构；形成位于栅极结构两侧、衬底内的源漏极，源漏极由种子层和体层构成；其中种子层为100面和110面的硅外延层；体层的材料为SiGa，该SiGa中Ga的浓度占36％至45％；形成位于栅极结构两侧、所述源漏极上的帽层。本发明将应力材料改成SiGa作为源漏极(Source/Drain)后，可以替代原来的SiGe：B，简化了工艺，并且提升了所述应力沟道晶体管的应力和电流导通能力。
- 一种氧化镓基MOSFET器件及其制备方法-202211500026.3
- 齐红基;陈端阳;包森川;张龙 - 杭州富加镓业科技有限公司
- 2022-11-28 - 2023-04-07 - H01L29/167
- 本发明公开一种氧化剂基MOSFET器件及其制备方法，器件包括依次层叠设置的漏极、Ga
- 碳化硅半导体器件-201910541533.3
- A.许尔纳;D.彼得斯 - 英飞凌科技股份有限公司
- 2019-06-21 - 2023-02-28 - H01L29/167
- SiC半导体器件（500）包括：第一负载电极（310）、常开结型场效应晶体管（810）和绝缘栅场效应晶体管（820）。结型场效应晶体管（810）包括电连接到第一负载电极（310）的沟道区。绝缘栅场效应晶体管（820）和结型场效应晶体管（810）串联地电连接。绝缘栅场效应晶体管（820）包括源极区（110）和本体区（120）。源极区（110）电连接到结型场效应晶体管（810）的沟道区（811）。本体区（120）电连接到第一负载电极（310）。
- 一种锰碲共掺杂锗双层量子点材料及其制备方法和应用-202210560538.2
- 王茺;段潇箫;叶书鸣;王荣飞;卢纯江;何薪鹏;杨杰 - 云南大学
- 2022-05-23 - 2022-08-26 - H01L29/167
- 本发明提供了一种锰碲共掺杂锗双层量子点材料及其制备方法和应用，涉及纳米材料技术领域。本发明通过生长多层结构的量子点来提高量子点的有序性，通过调控硅中间层的厚度来获得均匀的量子点：首先，上层(指第二锰碲共掺杂锗量子点层)应变的分布随着硅中间层厚度的增加逐渐变得均匀，所以量子点均匀性增加；其次，底层的量子点(指第一锰碲共掺杂锗量子点层)会对硅中间层的上表面产生一个张应变的区域，能够为上层量子点的成核提供有利条件。本发明通过制备锰碲共掺锗双层量子点解决了现有技术中量子点居里温度小于室温且制备的量子点尺寸和密度分布不均匀的问题。
- 具有缺陷钝化的钙钛矿光电器件-202080032884.2
- 徐巍栋;高峰 - 徐巍栋;高峰
- 2020-02-28 - 2022-02-18 - H01L29/167
- 本发明涉及基于钙钛矿材料的光电器件及其制造方法，该钙钛矿材料包含用于减少不想要的复合效应的有机钝化剂。尤其，本发明涉及具有高达21.6％的异常高EQE的PeLED。
- 由碳化硅组成的具有半导体本体的半导体装置-201910116936.3
- A.R.斯特格纳;H-J.舒尔策 - 英飞凌科技股份有限公司
- 2019-02-15 - 2019-08-23 - H01L29/167
- 本公开涉及一种半导体装置（100），该半导体装置具有SiC半导体本体（102）。SiC半导体本体（102）具有第一导电类型的第一半导体区（104）和第二导电类型的第二半导体区（106）。第一半导体区（104）在SiC半导体本体（102）的第一表面（108）上电接触而且与第二半导体区（106）构成pn结（110）。第一半导体区（104）和第二半导体区（106）在竖直方向（y）上垂直于第一表面（108）相叠地布置。第一半导体区（104）具有第一掺杂物种类和第二掺杂物种类。
- 通过含掺杂剂的聚合物膜对基材进行掺杂-201811510188.9
- R·A·赛格曼;B·C·波普尔;P·特雷福纳斯三世;A·T·黑什 - 加利福尼亚大学董事会;罗门哈斯电子材料有限公司;陶氏环球技术有限公司
- 2015-04-29 - 2019-06-21 - H01L29/167
- 本发明涉及通过含掺杂剂的聚合物膜对基材进行掺杂。本文所揭示的是用于掺杂基材的方法，该方法包括：在基材上布置组合物的涂层，所述组合物包含共聚物、掺杂剂前体和溶剂；其中，所述共聚物能够使得掺杂剂前体当在溶液中的时候发生相分离和嵌入；以及使得基材在750‑1300℃的温度退火0.1秒至24小时，以使得掺杂剂扩散进入基材中。本文还揭示了包含直径为3‑30纳米的嵌入的掺杂剂域的半导体基材；其中，所述域包含第13族或第15族原子，其中嵌入的球形域位于基材表面的30纳米内。
- 一种具有沟槽结终端碳化硅器件及其制造方法-201910105192.5
- 钟晓伟;程海英;赵海明;宋东波 - 芜湖启迪半导体有限公司
- 2019-02-01 - 2019-05-21 - H01L29/167
- 本发明揭示了一种具有沟槽结终端碳化硅器件，由下至上依次包括欧姆接触电极、N+SiC衬底层、N‑SiC外延层和肖特基接触电极，所述肖特基接触电极位于器件的中央位置，围绕所述肖特基接触电极设有嵌入在N‑SiC外延层上表面内的环状P型结终端，所述P型结终端为P型半导体材料。引入P型Si作为主要P‑JTE材料，用于改善SiC功率器件结边缘电场集中现象,并且能够简化工艺，降低生产成本，利于大规模生产。
- 一种具有无源金属PN结半导体装置及其制备方法-201210149037.1
- 朱江 - 朱江
- 2012-05-08 - 2017-08-08 - H01L29/167
- 本发明公开了一种具有无源金属PN结半导体装置，当半导体装置接一定的反向偏压时，漂移区的耗尽层在整个无源金属区界面扩展，并且在无源金属区间发生交叠，从而提高器件的反向击穿电压，也可以降低器件的导通电阻；本发明还提供了一种具有无源金属PN结半导体装置的制备方法。
- 低应力的外延硅晶片-201310216652.4
- 林文;邱恒德 - 合晶科技股份有限公司
- 2013-06-03 - 2017-04-12 - H01L29/167
- 一种低应力的外延硅晶片包含硅衬底、形成于硅衬底上的第一硅外延层，以及形成于第一硅外延层上的第二硅外延层。硅衬底含有选自硼或磷的掺杂剂，且掺杂剂浓度为100X at%。第一硅外延层含有硅衬底的掺杂剂与锗且具有相反的第一、二侧部，第一侧部邻近硅衬底，所述掺杂剂浓度实质等于硅衬底中掺杂剂的浓度，所述锗浓度自第一侧部朝第二侧部由0at%递增至100Y at%。第二硅外延层含有第一硅外延层的掺杂剂与锗，且掺杂剂的浓度实质等于第一硅外延层中掺杂剂的浓度，锗的浓度实质等于第一硅外延层的第二侧部中锗的浓度。
- P3I工艺中掺杂分布的修正-200980143443.3
- 马修·D·斯科特奈伊-卡斯尔;马耶德·A·福阿德;彼得·I·波尔什涅夫 - 应用材料股份有限公司
- 2009-10-27 - 2011-09-28 - H01L29/167
- 本发明提供通过等离子浸没式离子注入工艺将材料注入基板的方法。实施例中，用于注入材料进入基板的方法包括以下步骤：提供基板至工艺室，该基板包含基板表面，该基板表面具有于其上形成的材料层；生成非掺杂工艺气体的第一等离子体；将材料层暴露至该非掺杂工艺气体的第一等离子体；生成掺杂工艺气体的第二等离子体，该掺杂工艺气体包括适于产生掺杂离子的反应气体；以及将来自等离子体的掺杂离子注入材料层。该方法可进一步包括清洗或刻蚀工艺。
- 专利分类
