[发明专利]一种无分频器锁相环及其参考双延时锁频方法在审
| 申请号： | 202310152821.6 | 申请日： | 2023-02-08 |
| 公开（公告）号： | CN116094516A | 公开（公告）日： | 2023-05-09 |
| 发明（设计）人： | 陈文;舒一洋;罗讯 | 申请（专利权）人： | 电子科技大学（深圳）高等研究院 |
| 主分类号： | H03L7/091 | 分类号： | H03L7/091;H03L7/10;H03L7/089;H03L7/07 |
| 代理公司： | 成都智弘知识产权代理有限公司 51275 | 代理人： | 李小华 |
| 地址： | 518000 广东省深圳市龙华区观澜街*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例公开了一种无分频器锁相环及其参考双延时锁频方法，亚采样锁相环架构接收参考信号后将振荡器的输出反馈给参考双延时的锁频环，基于参考双延时的锁频环中的参考双延时产生器的输出端与采样保持电路的输入端电连接，采样保持电路的输出端与自动相位误差状态检测器的输入端电连接，采样保持电路同时接收亚采样锁相环架构的振荡器输出反馈信号；自动相位误差状态检测器的输出端与自适应输出频率校正器的输入端电连接，自适应输出频率校正器的输出端与亚采样锁相环架构电连接。引入不均等的双参考时钟延时，结合采样保持电路实现输出频率的检测，用工作在参考频率的新型锁频环代替了传统的锁频环，解决了高频分频器引入的高功耗问题。 | ||
| 搜索关键词： | 一种 分频器 锁相环 及其 参考 延时 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学（深圳）高等研究院，未经电子科技大学（深圳）高等研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310152821.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种二次供水用末端智能杀菌消毒装置
- 下一篇：上料装置及试剂盒组装装置
- 同类专利
- 一种基于多相滤波器的高速自适应重采样方法-202311000462.9
- 陈敬乔;张颖;潘申富 - 中国电子科技集团公司第五十四研究所
- 2023-08-10 - 2023-10-27 - H03L7/091
- 本发明公开了一种基于多相滤波器的高速自适应重采样方法，涉及通信系统中的信号处理领域。本发明方法包括时钟分频、时钟误差提取、时钟误差调整的累加器、内插位置地址产生、输入数据存储、多相滤波器产生、卷积运算等步骤。本发明在满足奈奎斯特定理的前提下，可实现任意采样率变换，且输入输出时钟不需要同源，能够灵活适应采样率从任意小数倍符号率转换到整数倍或其它小数倍的需求。本发明具有无失真的的优良性能，对信号的自适应传输和自适应解调有至关重要的作用，是速率逐比特可变解调必不可少处理步骤，特别是对于低倍采样率信号的采样率变换起着不可或缺的作用，特别适用于通信中数字信号的采样率变换。
- 用于处理数据流的电路和方法-202180087032.8
- P·诺威利尼 - 赛灵思公司
- 2021-09-01 - 2023-08-22 - H03L7/091
- 描述了一种用于处理数据流的电路。该电路包括：突发相位检测器，该突发相位检测器被配置为接收数据输入信号；时钟电路，该时钟电路耦接到该突发相位检测器，其中该时钟电路被配置为接收延迟数据输入信号并且接收数据流相位信号和数据流检测信号；和可编程时钟发生器，该可编程时钟发生器被配置为接收多个时钟信号；其中该多个时钟信号中的所选时钟信号由该可编程时钟发生器生成并且被提供给该突发相位检测器和该时钟电路。
- 系统时钟信号的锁频方法、装置、存储介质及电子设备-202211664156.0
- 林明丰;刘文;陈奉仪;杜敏豪;叶敏龙 - 珠海泰为电子有限公司
- 2022-12-23 - 2023-08-04 - H03L7/091
- 本申请实施例公开了一种系统时钟信号的锁频方法、装置、存储介质及电子设备，属于信号处理领域。本申请相对于现有技术直接控制信号发生器输出固定频率的系统时钟信号来说，可以根据参考时钟信号动态调整系统时钟信号的占空比，使得系统时钟信号的实际频率锁定到固定频率，为系统管理总线提供高精度的时钟信号，提高数据传输的可靠性。
- 一种基于数字化直接线性相位比对的动态锁相环-202010802460.1
- 屈八一;曲鑫;王佳婧 - 长安大学
- 2020-08-11 - 2023-06-30 - H03L7/091
- 本发明公开了一种基于数字化直接线性相位比对的动态锁相环，频率变换电路依次经ADC模块、FPGA模块和低通滤波器后与压控电压振荡器VCXO连接，频率变换电路将输入的参考信号处理成控制ADC模块转换速率的时钟信号并发送至ADC模块；FPGA模块接收ADC模块处理后参考信号输出PWM波给低通滤波器，低通滤波器将PWM波处理成对应的直流电压，通过改变压控电压振荡器VCXO的压控电压输出；压控电压振荡器VCXO经幅度预处理电路进行线性变换后发送至ADC模块；实现基于数字化直接线性相位比对的动态锁相环，利用线性的数字化鉴相方法测得两个不同频信号间的瞬时相位差。本发明具有低噪声、高精度、便于集成和便于芯片化等优势。
- 一种亚采样锁相环及其快速锁定方法-201911026407.0
- 徐荣金;叶大蔚;史传进 - 复旦大学
- 2019-10-26 - 2023-06-27 - H03L7/091
- 本发明属于集成电路技术领域，具体为一种亚采样锁相环及其快速锁定方法。本发明提供的亚采样锁相环包括：亚采样鉴相器，锁定检测器，脉冲产生电路，支持注入锁定的可控振荡器，辅助频率锁定环路，时钟产生与控制电路，以及环路滤波器；本发明利用注入锁定振荡器的原理，确保亚采样鉴相器工作在高频输出时钟上降沿附近，避免了环路增益极性相反的情况，实现快速锁定。
- 一种下降沿触发的高频鉴相器-202310171509.1
- 王三路;张博;吴昊谦;肖宝玉;陈仲谋 - 西安博瑞集信电子科技有限公司
- 2023-02-27 - 2023-05-26 - H03L7/091
- 本发明射频集成电路领域，具体公开了一种下降沿触发的高频鉴相器，其中包括第一D触发器、第二D触发器、或门和延迟模块；本发明通过对第一D触发器和第二D触发器的结构简化，最大化减少场效应管的使用来实现更高的鉴相频率，从而对锁相环频率综合器的相位噪声性能进一步优化。此外，延迟模块通过选择不同的延迟通路来防止鉴相器发生“死区”现象，以及对整个频率综合器相位噪声性能进行折中。
- 一种无分频器锁相环及其参考双延时锁频方法-202310152821.6
- 陈文;舒一洋;罗讯 - 电子科技大学（深圳）高等研究院
- 2023-02-08 - 2023-05-09 - H03L7/091
- 本申请实施例公开了一种无分频器锁相环及其参考双延时锁频方法，亚采样锁相环架构接收参考信号后将振荡器的输出反馈给参考双延时的锁频环，基于参考双延时的锁频环中的参考双延时产生器的输出端与采样保持电路的输入端电连接，采样保持电路的输出端与自动相位误差状态检测器的输入端电连接，采样保持电路同时接收亚采样锁相环架构的振荡器输出反馈信号；自动相位误差状态检测器的输出端与自适应输出频率校正器的输入端电连接，自适应输出频率校正器的输出端与亚采样锁相环架构电连接。引入不均等的双参考时钟延时，结合采样保持电路实现输出频率的检测，用工作在参考频率的新型锁频环代替了传统的锁频环，解决了高频分频器引入的高功耗问题。
- 一种二倍时钟采样速率的DDS信号扫频源系统-201911079124.2
- 闵锐;陈石磊;李晋;崔宗勇;徐政五;范录宏 - 电子科技大学;四川省电子信息产业技术研究院有限公司
- 2019-11-07 - 2023-05-09 - H03L7/091
- 本发明属于数字信号处理技术领域，特别涉及一种二倍时钟采样频率速率的DDS信号扫频源系统，用以将传统单个DDS信号扫频源生成信号的最高频率提高一倍。本发明包括时钟模块、线性调频斜坡发生器、相位补偿器、相位累加器、第一波形ROM、第二波形ROM、二选一多路复用器以及数模转换器。在原有单个DDS极限工作频率不变的情况下，可将生成信号的极限提高为原来的两倍(80％f
- D触发器及鉴频鉴相器电路-201811385705.4
- 阳怡伟;陈春平 - 珠海市杰理科技股份有限公司
- 2018-11-20 - 2023-05-05 - H03L7/091
- 本发明涉及一种D触发器及鉴频鉴相器电路。其中，D触发器通过输入电路、预充电路和输出电路构成真单一时钟逻辑结构动态D触发器，实现D触发器的基本功能。同时，通过第一锁存电路，稳定D触发器在工作频率较低时预充电路输出端的电位，以拓展D触发器的工作频率范围。同时，鉴频鉴相器通过采用宽工作频率范围的第一D触发器和第二D触发器，拓展鉴频鉴相器的工作频率范围。同时，在引入控制信号后，通过第一控制模块和第二控制模块，使参考时钟信号和反馈时钟信号的相位差在π至2π时，复位反馈电路不会产生输出至第一D触发器和第二D触发器的复位信号，以消除鉴相盲区。基于此，提供一种宽工作频率、无鉴相盲区且锁定速度快的鉴频鉴相器。
- 一种采样鉴相器和锁相环系统-202211675595.1
- 李芹;车大志 - 苏州芯捷联电子有限公司
- 2022-12-26 - 2023-04-28 - H03L7/091
- 本发明涉及一种采样鉴相器和锁相环系统，其中，该采样鉴相器包括：斜波产生器，包括：第一反相器P1的输入端为斜波产生时钟信号f
- 具有补偿环路带宽的子采样锁相环和包括该锁相环的集成电路-202211274632.8
- 金奎植;金昇辰;吴承贤 - 三星电子株式会社
- 2022-10-18 - 2023-04-21 - H03L7/091
- 一种子采样锁相环，包括斜率生成和采样电路、第一和第二跨导电路、恒定跨导偏置电路、环路滤波器和压控振荡器。斜率生成和采样电路基于参考时钟信号和输出时钟信号生成采样电压。第一和第二跨导电路基于采样电压、参考电压和控制电流生成第一和第二输出控制电压。恒定跨导偏置电路包括开关电容电阻器。恒定跨导偏置电路被配置成生成控制电流。环路滤波器连接到第一和第二跨导电路的输出端。压控振荡器基于第一和第二输出控制电压生成输出时钟信号。
- 一种无晶振USB设备时钟校准方法及校准电路-201811452029.8
- 徐明鹤 - 珠海慧联科技有限公司
- 2018-11-30 - 2023-04-07 - H03L7/091
- 本发明涉及一种无晶振USB设备时钟校准方法及校准电路，用于实现：对USB总线上的SOF包进行识别及采样，以及，对采样得到SOF包数据进行校验并输出校验信号；对校验信号进行计数，并根据计数结果与预设的计数值进行对比，根据对比结果配置PLL参数；根据PLL参数对USB内部时钟的RC振荡器及PLL锁相环进行时钟校准。本发明的有益效果为：保留了余数部分的信息，采用小数分频思想对USB串行差分信号进行多相位采样，可以准确判断出USB串行差分信号的电平特征；并对SOF包的全部信息进行校验，保证了SOF检测的可靠性；检测结果将更加准确；特别是本发明的SOF包检测的准确度不受到待校准内部时钟偏差的影响。
- 信号采样方法、逻辑装置和网络设备-202010071192.0
- 林贝贝;林晖;方春飞;徐俊杰 - 新华三技术有限公司合肥分公司
- 2020-01-21 - 2023-03-28 - H03L7/091
- 本公开提供一种信号采样方法、逻辑装置以及网络设备，为了解决现有技术中逻辑装置进位链级数过高的问题。本公开所提供的信号采样方法，通过时钟管理模块产生多个同频不同相位的采样时钟信号，并将上述多个同频但不同相位的时钟信号输出至不同的采样模块，使得采样模块按照其接收到的时钟信号对通过延时链延时后的多个待采样信号进行采样，由于延时模块的数量由采样时钟周期、每一级延时模块产生的延时、以及采样时钟并行的数量确定，在存在多个采样时钟并行进行采样的情况下，可以使得延时链的级数得到降低。与现有技术相比，在精度不变的情况下，可以适应更低的采样时钟频率。
- 一种CDR锁定状态检测电路及CDR锁定状态检测方法-202211413910.3
- 李谊;罗刚 - 上海米硅科技有限公司
- 2022-11-11 - 2023-03-21 - H03L7/091
- 本申请提供了一种CDR锁定状态检测电路及CDR锁定状态检测方法，属于电子电路技术领域，该电路包括第一比较触发器、第二比较触发器、逻辑电路以及统计电路；CDR电路输出的时钟信号分别输入至第一比较触发器以及第二比较触发器的时钟控制端；数据信号分别输入至第一比较触发器以及第二比较触发器的数据输入端；第一比较触发器的输出端以及第二比较触发器的输出端分别与逻辑电路的第一输入端以及第二输入端相连；统计电路的第一输入端与逻辑电路的输出端相连，统计电路的第二输入端接收CDR电路输出的时钟信号。通过采用上述CDR锁定状态检测电路及CDR锁定状态检测方法，解决了CDR锁定状态的检测成本较高的问题。
- 一种组合前端放大电路结构的锁相放大器-202211055745.9
- 陈艺翔;秦熙;朱明东;张闻哲;杜江峰 - 中国科学技术大学
- 2022-08-31 - 2023-03-17 - H03L7/091
- 本发明公开了一种组合前端放大电路结构的锁相放大器，包括输入信号采集、数字处理、电压监测、偏置调节和信号输出各单元电路；输入信号采集电路与电压监测电路输入模拟输入信号，输出第一模数转换信号和第二模数转换信号至数字处理单元；信号输出电路接收来自数字处理单元的调制信号并输出模拟调制信号；偏置调节电路输出第一偏置电压和第二偏置电压至输入信号采集电路和信号输出电路；数字处理单元依据第二模数转换信号进行增益自动配置，输出控制信号至其它各单元电路。本发明用于微弱信号检测，在等效输入噪声维持较低水平的同时可扩展输入范围；其实时自动增益配置功能可在信号测量过程中保持最低的等效输入噪声。
- 混合时钟数据恢复电路和接收器-201710675217.6
- 崔光天;辛钟信;金成俊;杨惠然;林炳眩;郑宇哲 - 三星电子株式会社
- 2017-08-09 - 2023-02-28 - H03L7/091
- 提供一种混合时钟数据恢复电路和接收器。一种混合时钟数据恢复电路包括：线性相位检测器，被配置为：通过响应于时钟信号对输入数据信号进行采样来产生恢复数据信号，并产生具有与输入数据信号和时钟信号之间的相位差成线性比例的脉冲宽度差的上升信号和下降信号；仲裁器被配置为基于上升信号和下降信号来产生表示输入数据信号的相位超前时钟信号的相位的bang‑bang上升信号和表示时钟信号的相位超前输入数据信号的相位的bang‑bang下降信号；数字环路滤波器被配置为基于bang‑bang上升信号和bang‑bang下降信号来产生数字控制码；数字控制振荡器被配置为：响应于数字控制码来产生时钟信号的振荡频率，并响应于上升信号和下降信号来调节时钟信号的振荡频率。
- 基于采样的乘法延迟锁相环(MDLL)的校准-202180039951.8
- M·穆斯勒赫·巴杰斯坦;M·扎努索;R·霍赛因;H·拉克达瓦拉 - 高通股份有限公司
- 2021-06-25 - 2023-01-31 - H03L7/091
- 一种装置实施了包括待校准的采样器的乘法延迟锁相环(MDLL)。在示例方面，一种装置包括MDLL和采样器校准器。MDLL包括具有采样器、控制输出端、反馈输入端和耦合到参考信号源的参考输入端的锁相环前馈路径。MDLL还包括VCO、多路复用器和除法器。VCO包括VCO输入端、VCO输出端和耦合到控制输出端的控制输入端。多路复用器包括耦合到参考信号源的第一输入端、耦合到VCO输出端的第二输入端和耦合到VCO输入端的输出端。除法器耦合在VCO输出端和反馈输入端之间。采样器校准器包括耦合到参考信号源的第一输入端、耦合到VCO输出端的第二输入端和耦合到采样器的输出端。
- 一种参考时钟频率设置方法、装置和存储介质-202211125020.2
- 徐兴 - 杭州海康威视数字技术股份有限公司
- 2022-09-15 - 2023-01-03 - H03L7/091
- 本申请公开了一种参考时钟频率设置方法、装置和存储介质，涉及电子工程技术领域，能够减少高速收发器设置参考时钟频率的时间，提高了通信效率。应用于高速收发器，高速收发器连接控制单元，方法包括：接收发送端发送的多个第一时钟信号恢复CDR序列；对多个第一CDR序列进行采样，得到多个第一CDR采样序列；基于多个第一CDR采样序列，计算发送端的第一参考时钟频率；其中，第一参考时钟频率为多个第一CDR序列的发送频率；生成第一锁定信号；其中，第一锁定信号用于指示锁定第一参考时钟频率，并用于控制单元检测到第一锁定信号后，将高速收发器的参考时钟频率设置为第一参考时钟频率。
- 一种数字锁相方法及装置-201911408950.7
- 马凯;薛人荣;刘亚峰 - 先控捷联电气股份有限公司
- 2019-12-31 - 2022-12-27 - H03L7/091
- 本发明属于电源变换技术领域，提出了一种数字锁相方法及装置，包括获得PWM基准波的周期初值T0，计数值初值m0，启动PWM模块；获得交流电压采样值；根据交流电压采样值，得到采样相位角θ的正弦值sinθ和采样相位角的余弦值cosθ；读取PWM基准波的计数值m；根据PWM基准波的计数值m得到基准波相位角θ'，根据θ'、sinθ和cosθ，采用PI调节算法更新θ'的值；根据θ'的值，更新PWM基准波的周期T
- 基于时钟相位调整的同步电路-202211144660.8
- 程千元;陈杨;吴和然 - 长沙泰科阳微电子有限公司
- 2022-09-20 - 2022-12-09 - H03L7/091
- 本发明提供一种基于时钟相位调整的同步电路，包括：时钟分频电路，用于对输入的系统时钟产生分频时钟信号；相位检测电路，与所述时钟分频电路连接，用于根据输入的同步参考信号和所述分频时钟信号获取相位偏移值；相位调整电路，与所述时钟分频电路和所述相位检测电路连接，用于根据所述相位偏移值调整输入的所述分频时钟信号的相位，得到相位调整后的所述分频时钟信号；同步器电路，与所述相位调整电路连接，用于根据相位调整后的所述分频时钟信号和所述同步参考信号获取本地同步参考信号。本发明能够根据参考信号和分频时钟的相位关系实时快速调整时钟相位，不丢失时钟的采样边沿，可应用于对采样精度要求较高的集成电路中。
- 一种适用于PAM4信号的高速突发模式时钟数据恢复电路-202111406737.X
- 毕晓君;古真 - 华中科技大学
- 2021-11-24 - 2022-11-22 - H03L7/091
- 本发明公开了一种适用于PAM4信号的高速突发模式时钟数据恢复电路，包括：采样判决电路、鉴相电路、多数表决电路、过采样逻辑单元、数字相位控制模块、数字环路滤波器、正交时钟产生电路和相位合成模块；过采样逻辑单元控制环路锁定模式在过采样模式和鉴相锁定模式之间的切换，对PAM4数据信号量化结果进行过采样并输出控制信号。本发明由于增加了过采样锁定环路，对起始编码序列快速采样，确定大致的时钟相位，配合二进制鉴相器锁定环路具有较小带宽的锁定机制，实现了低抖动接收。本发明在过采样模式下的采样单元将复用原本用于进行边缘采样的采样器以及PAM4解码的部分采样器，无需额外的采样电路，在实现环路快速锁定的同时降低了系统功耗。
- 一种结合欠采样与过采样技术的快速数字锁相放大器设计方法-202210716481.0
- 李刚;孔莉;季邓培;王云翼;林凌 - 天津大学
- 2022-06-23 - 2022-10-04 - H03L7/091
- 本发明将欠采样技术、过采样技术与数字锁相技术相结合，首次提出了结合欠采样与过采样技术的快速算法，并将其应用到数字锁相放大器的设计中，提供了一种结合欠采样与过采样技术的快速数字锁相放大器的设计方法。本发明由信号采集模块、相关（解调）和滤波模块以及幅值和相位计算模块构成，其中信号采集模块与相关（解调）和滤波模块相连，相关（解调）和滤波模块与幅值和相位计算模块相连。本发明可以实现在降低模数转换器(ADC)采样率的性能需求的同时，充分利用ADC可提供的采样率提高系统的信噪比。相较于传统的数字锁相放大器，本发明无需处理器(MCU)产生或存储参考序列，并且大大减少了相关（解调）的运算量，降低了MCU内存和运算速度的性能需求。
- 一种快速锁定的亚采样锁相环及锁相方法-202210539837.8
- 陈文;舒一洋;钱慧珍;罗讯 - 电子科技大学
- 2022-05-17 - 2022-08-30 - H03L7/091
- 本发明公开了一种快速锁定的亚采样锁相环及锁相方法，通过采用正交亚采样鉴相器，自动识别相位误差区域，以实现自动控制死区单元的开闭，结合了低抖动亚采样环路的低相噪优势和快速锁定环路的快锁优势，最终实现了低相位噪声和快速锁定的锁相环；且通过自动控制死区单元的开闭适用于模拟锁相环，数字锁相环等不同频率的多种锁相环形式，通过对低抖动亚采样环路和带死区的快速锁定环路的自动切换，消除了传统亚采样锁相环中等待死区跨越的时间，从而同时实现锁相环的低抖动和快速锁定高性能。
- 一种失锁检测电路和失锁检测方法-202210319733.6
- 田进峰;程煜烽;徐亮;陈亚楠;李彦 - 长芯盛（武汉）科技有限公司
- 2022-03-29 - 2022-08-16 - H03L7/091
- 本发明涉及一种失锁检测电路，所述失锁检测电路包括模拟检测电路，用于在同一采样时钟信号的不同相位、具有不同大小的采样阈值的多个采样点处，对输入信号进行采样，以获得多个采样结果；以及逻辑判别电路，其接收所述多个采样结果，并根据所述多个采样结果之间的逻辑关系，判断所述采样时钟信号与所述输入信号是否处于失锁状态。通过本发明的技术方案，可以有效解决目前失锁状态检测的方式复杂、不准确的问题。另外，本发明还提供了一种失锁检测方法。
- 一种抖动容限可调的无参考时钟频率检测电路-202110650689.2
- 洪芃力 - 苏州瀚宸科技有限公司
- 2021-06-11 - 2022-06-28 - H03L7/091
- 本发明公开了一种抖动容限可调的无参考时钟频率检测电路，包括：D触发器的数据信号端口接收差分时钟信号CK与CKB，所述D触发器的时钟输入端口接收差分输入信号DATA和DATAB；所述D触发器的输出端产生输出信号Q和QB，连接到低通滤波器的输入端，所述低通滤波器产生经低通滤波的输出信号Q'和QB'；信号峰值检测电路的第一输入端连接所述低通滤波器的输出端，所述信号峰值检测电路的第二输入端连接参考电压产生器的输出端，接收参考电压Vref；所述信号峰值检测电路根据所述Q'和QB'的信号峰值和所述参考电压Vref的大小，输出数字信号。
- 分数采样率转换器和锁相环-202210108577.9
- 桑迪普·萨西;拉贾·普拉布·J;德巴斯什·布哈拉;阿卡什·古普塔;文卡塔·克里希·纳莫汉·潘奇雷蒂 - 宁波奥拉半导体股份有限公司
- 2022-01-28 - 2022-05-31 - H03L7/091
- 本申请提供一种分数采样率转换器和锁相环，包括先进先出FIFO缓冲器、写逻辑、读逻辑和分数插值器。写逻辑用于以第一速率将输入数据样本写入FIFO。分数插值器被耦接以从FIFO接收输入数据样本，并且用于以第二速率生成相应的插值数据样本作为分数采样率转换器的输出。读逻辑旨在使FIFO缓冲器中的输入数据样本传输到分数插值器。第二速率和第一速率的比率是大于1的分数。
- 用于SerDes的基于小数N分频PLL的时钟恢复-201810552107.5
- 高翔;钱浩立 - 默升科技集团有限公司
- 2018-05-31 - 2022-05-17 - H03L7/091
- 本公开提供了用于SerDes的基于小数N分频PLL的时钟恢复。说明性的数字通信接收器和基于小数N分频锁相环的时钟恢复方法提供对任何所包括的相位插值器中的非线性度显著降低的灵敏度。一个接收器实施例包括：小数N分频锁相环、相位插值器、采样元件、相位检测器、相位控制滤波器和频率控制滤波器。相位插值器对来自小数N分频PLL的时钟信号施加可控的相移以向采样元件提供采样信号。相位检测器估计采样信号相对于模拟接收信号的定时误差。相位控制滤波器导出用于相位插值器的相位控制信号，相位插值器操作以最小化估计的定时误差的相位分量。频率控制滤波器以最小化估计的定时误差的频率偏移分量的方式导出频率控制信号，以减小插值器的相位旋转速率。
- 使用间歇操作放大器的PLL电路-202111214381.X
- 元泽笃史 - 瑞萨电子株式会社
- 2021-10-19 - 2022-04-22 - H03L7/091
- 本公开涉及使用间歇操作放大器的PLL电路。该PLL电路包括相位比较器、积分路径、比例路径、电流控制振荡器、分频器和。双积分路径包括间歇操作gm放大器、滤波电路和电压电流转换电路。间歇操作gm放大器接收滤波电路的输出电压。当用于间歇操作的脉冲CLK为ON时，间歇操作gm放大器将其电压输出到滤波电路。当用于间歇操作的脉冲CLK为OFF时，间歇操作gm放大器不将滤波电路的输出电压输出到滤波电路。即使当用于间歇操作的脉冲CLK为OFF时，电压电流转换电路的输入电位也由滤波电路保持，并且电流流向电流控制振荡器。这使得可以在不增加滤波电路的面积的情况下以高频振荡。
- 采样点优化的时钟数据恢复电路、方法、设备及存储介质-202110465473.9
- 盖伟新;向潇 - 北京大学（天津滨海）新一代信息技术研究院
- 2021-04-28 - 2022-04-08 - H03L7/091
- 本申请公开了一种采样点优化的时钟数据恢复电路、方法、电子设备及存储介质。该电路包括：相位插值器，用于调整时钟相位；判决器组，用于将第一信号分别与0和正负参考电平相比较得到三路输出数据；分频器，用于降低来自相位插值器的时钟频率；解串器组，用于对三路输出数据进行解串，输出三路解串数据；鉴相器，用于基于三路解串数据和反馈参考数据产生指示信号；数字低通滤波器，用于对所有指示信号进行平均化并产生反馈参考数据；判决反馈均衡逻辑器，用于处理三路解串数据得到处理后数据；加法器，用于将处理后数据及外输入数据相加得到第一信号。本电路能够通过采样点优化恢复出更佳的眼图，恢复出的眼图具有更优的眼高、眼宽和时间裕度。
- 一种锁相环电路和其控制方法、半导体器件及电子设备-202010986555.3
- 刘杰 - 上海司南卫星导航技术股份有限公司
- 2020-09-18 - 2022-04-01 - H03L7/091
- 本发明实施例公开一种锁相环电路，包括：相位频率比较单元，将外部参考时钟信号的相位和比较时钟信号的相位进行比较，并生成对应比较结果的误差信号；振荡单元，生成振荡频率对应于所述误差信号的内部时钟信号；分频单元，以预设分频比对所述内部时钟信号进行分频以生成所述比较时钟信号；控制单元，将所述外部参考时钟信号的相位和所述比较时钟信号的相位进行比较后生成分别改变所述振荡单元和所述分频单元电路连接的控制信号。本发明实施例提供的锁相环电路，可以自动检测锁相环电路锁定并修正锁相环电路的错误锁定和谐波锁定。在其错误锁定时，无需重新复位，保证其输出的相位不发生突变，也不会产生额外的尖峰信号，影响时钟信号完整性。
- 专利分类
