[发明专利]动态随机存取存储器和模组设备在审
| 申请号： | 202310939912.4 | 申请日： | 2023-07-28 |
| 公开（公告）号： | CN116935920A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 李涛;李森;付妮 | 申请（专利权）人： | 西安紫光国芯半导体股份有限公司 |
| 主分类号： | G11C11/4076 | 分类号： | G11C11/4076;G11C11/406 |
| 代理公司： | 北京众达德权知识产权代理有限公司 11570 | 代理人： | 王礞 |
| 地址： | 710065 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本公开提供了一种动态随机存取存储器和模组设备，其中存储器包括存储阵列和缓冲延时模组，所述缓冲延时模组连接在存储器控制器和所述存储阵列之间；所述缓冲延时模组被配置为：基于所述存储器控制器输出的第一操作命令序列，向所述存储阵列输出第二操作命令序列；其中，所述第一操作命令序列的时序与存储协议规定的设定命令时序不同，所述第二操作命令序列的时序与所述设定命令时序相同。该存储器能够在操作命令时序不断压缩的情况下，仍然能够正常地进行数据的读取、写入和保持。 | ||
| 搜索关键词： | 动态 随机存取存储器 模组 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体股份有限公司，未经西安紫光国芯半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310939912.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 动态随机存取存储器和模组设备-202310939912.4
- 李涛;李森;付妮 - 西安紫光国芯半导体股份有限公司
- 2023-07-28 - 2023-10-24 - G11C11/4076
- 本公开提供了一种动态随机存取存储器和模组设备，其中存储器包括存储阵列和缓冲延时模组，所述缓冲延时模组连接在存储器控制器和所述存储阵列之间；所述缓冲延时模组被配置为：基于所述存储器控制器输出的第一操作命令序列，向所述存储阵列输出第二操作命令序列；其中，所述第一操作命令序列的时序与存储协议规定的设定命令时序不同，所述第二操作命令序列的时序与所述设定命令时序相同。该存储器能够在操作命令时序不断压缩的情况下，仍然能够正常地进行数据的读取、写入和保持。
- 存储器的写操作控制电路，控制方法及存储器-201810369114.1
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2018-04-23 - 2023-10-20 - G11C11/4076
- 本发明实施例公开了一种存储器的写操作控制电路，控制方法及存储器。写操作控制电路，包括：控制信号产生电路，用于根据接收到的列地址写入延迟信号产生控制信号，以使针对一个所述列地址写入延迟信号产生一个对应的所述控制信号，所述列地址写入延迟信号所表示的二进制数与对应的所述控制信号所表示的二进制数之差为第一数值，每个所述列地址写入延迟信号对应一个预设值；以及列地址写入延迟电路，与所述控制信号产生电路连接以接收所述控制信号，用于接收第一写命令并根据所述控制信号将所述第一写命令延迟所述预设值个时钟周期得到第二写命令。同步动态随机存储器包括上述写控制电路。本发明对列地址写入延迟电路的时序控制逻辑较为简单。
- 用于控制异构时钟信号延迟模式的存储系统、操作该存储系统的方法以及存储控制器-202310355758.6
- 吴台荣 - 三星电子株式会社
- 2023-04-04 - 2023-10-17 - G11C11/4076
- 一种存储系统，该存储系统控制多个时钟信号的延迟并输出读取数据和写入数据中的至少一种，该存储系统包括：存储控制器，被配置为从主机接收数据输出命令，生成用于输出数据的多个时钟信号，并控制多个时钟信号的延迟；以及输出单元，被配置为基于具有受控延迟的时钟信号来输出数据。
- 读取和/或写入存储器操作期间的选择性时钟调整-201911299396.3
- 安迪·旺坤·陈;拉胡尔·马图拉;西里尔·尼古拉·德雷;扬·萨拉赞;朱利安·文森特·普瓦特拉;扬尼斯·雅拉米翁-格里韦;普若内·普拉巴特;詹姆斯·爱德华·迈尔斯;格雷厄姆·彼得·奈特;乔纳斯·斯维达斯 - ARM有限公司
- 2019-12-16 - 2023-10-03 - G11C11/4076
- 简而言之，要求保护的主题的实施例涉及调整(例如，扩展)时钟信号以允许完成对第一存储器类型的写入操作和/或允许完成对第二存储器类型的读取操作，其中第一存储器类型和第二存储器类型彼此不相同。在某些实施例中，第一存储器类型可以包括磁性随机存取存储器(MRAM)单元阵列，并且第二存储器类型可以包括静态随机存取存储器(SRAM)单元阵列。
- 一种DDR存储器采样校准方法及DDR存储器-202310963996.5
- 石志垚;孙浩涛;贾弘翊;韦嶔;张红荣 - 成都智多晶科技有限公司
- 2023-08-02 - 2023-10-03 - G11C11/4076
- 本发明公开了一种DDR存储器采样校准方法及DDR存储器，该方法包括：初始化readclksel；B、接收读数据和第一采样时钟，根据readclksel暂定第一采样时钟的有效区间；对该区间内第一采样时钟的上下边沿数进行检测；若上下边沿数错误，判断readclksel是否已遍历完；若未完，调整readclksel后返回B；否则执行F；E、若上下边沿数正确，记录readclksel并判断readclksel是否已遍历完；若未完，调整readclksel后返回B，否则执行F；F、根据所记录的readclksel确定最终有效区间，并依此生成第二采样时钟进行采样。本发明可提高DDR存储器的采样精度。
- 半导体装置和访问控制方法-201810699633.4
- 水本胜也;平木俊行;本田信彦;山中翔;入田隆宏;堀田义彦 - 瑞萨电子株式会社
- 2018-06-29 - 2023-09-01 - G11C11/4076
- 本发明涉及一种半导体装置以及访问控制方法。考虑写入训练来实现访问控制。主设备发出包括读取请求和写入请求的访问请求。存储器控制器响应于由主设备发出的访问请求访问存储器。中央总线控制系统控制主设备发出的访问请求向存储器控制器的输出。训练电路在停止访问存储器的同时在存储器上进行训练。中央总线控制系统还控制在存储器上的训练的执行。在训练期间，中央总线控制系统抑制由主设备发出的访问请求当中的读取请求向存储器控制器的输出。
- 延迟参数确定方法及装置、存储介质及电子设备-202210152967.6
- 陈悦;吴增泉 - 长鑫存储技术有限公司
- 2022-02-18 - 2023-08-29 - G11C11/4076
- 本公开是关于一种延迟参数确定方法、延迟参数确定装置、计算机可读存储介质及电子设备，涉及集成电路技术领域。该延迟参数确定方法包括：确定存储器中时钟信号相对于DQ数据信号的建立时间；将时钟信号分为多个时钟子信号，确定多个时钟子信号相对于DQ数据信号的目标采样延时；根据目标采样延时和建立时间，确定出DQ数据信号相对于时钟信号的延迟参数。本公开提供了一种时钟子信号有效采样DQ数据的方法。
- 时钟信号生成电路、方法及存储器-202310887357.5
- 谢延鹏;黄泽群;戴凯;胡东 - 长鑫存储技术有限公司
- 2023-07-19 - 2023-08-22 - G11C11/4076
- 本公开提供了时钟信号生成电路、方法及存储器，涉及半导体技术领域。该电路包括：命令预解码电路，用于对命令中的部分命令位进行解码得到预解码命令信号；命令解码电路，用于对所述命令进行解码得到内部命令信号；计数电路，用于基于初始时钟信号进行时钟周期的计数，生成第一计数信号和第二计数信号；时钟信号截取电路，与所述命令预解码电路、所述命令解码电路和所述计数电路连接，用于根据所述预解码命令信号、所述内部命令信号、所述第一计数信号和第二计数信号对所述初始时钟信号进行截取，得到目标时钟信号。根据本公开实施例，能够降低存储器的动态损耗。
- 一种延迟可调的PSRAM接口控制模块及控制器-202211494436.1
- 阳志文;李正武;席晨;周宇;李剑新;杨海东;吴晨;朱贤伟;陈南清;邹迎辉 - 湖南兴芯微电子科技有限公司
- 2022-11-25 - 2023-08-18 - G11C11/4076
- 本发明提供了一种延迟可调的PSRAM接口控制模块，包括：接口状态机、发送同步缓存、发送延迟链、接收延迟链、接收异步缓存和IO；其中接口状态机为接收系统控制模块提供的PSRAM命令、地址、数据，按照PSRAM设备要求的时序发送；发送同步缓存用来存储数据等待状态机进入写状态之后按时序发送；发送延迟链包含对称延迟链和非对称延迟链，用于调整发送时钟和其他信号的延迟关系；接收延迟链包含两级对称延迟链，用于调整接收STROBE信号和DQ之间相位关系；接收异步缓存用于接收STROBE上升沿和下降沿对应的数据，并同步到psram_clk时钟域。本发明的延迟可调的PSRAM接口控制模块整无需DLL和模拟pad。
- 用于采样速率调整的设备和方法-202310070385.8
- 杜斌;李亮 - 美光科技公司
- 2023-02-06 - 2023-08-11 - G11C11/4076
- 公开了用于采样速率调整的设备、系统和方法。存储器可基于采样速率对行地址进行采样以确定侵害者地址。所述存储器包含采样调整电路，所述采样调整电路监测刷新操作的速率并且基于经监测速率调整所述采样速率。所述采样调整电路可基于所述经监测速率提供计算的温度值，并且所述计算的温度可用于设置采样速率。所述刷新速率可基于测量的温度。
- 具有输入/输出数据速率对齐的存储器部件-202310502232.6
- F·A·韦尔;J·E·林斯塔特;T·帕尔奇 - 拉姆伯斯公司
- 2017-07-07 - 2023-07-28 - G11C11/4076
- 在由核心存储阵列的数据输出带宽所约束的第一时间间隔上从存储器部件的核心存储阵列中读取第一数据。在从核心存储阵列中读取之后，在比第一时间间隔更短、并且与比核心存储阵列的数据输出带宽更大的数据传输带宽相对应的第二时间间隔之上从存储器部件输出该第一数据。
- 可重配置时钟控制装置和系统-201780007217.7
- M·曼苏里;A·马丁;J·A·麦考尔 - 英特尔公司
- 2017-01-17 - 2023-07-07 - G11C11/4076
- 描述了一种装置，其包括：比较器，该比较器用于通过将由时钟控制电路提供的时钟信号来计时，其中该时钟控制电路包括：多路复用器，该多路复用器被耦合至压控延迟线并且可操作用于将时钟控制电路配置为环形振荡器，其中压控延迟线形成环形振荡器的至少一个延迟区段；以及选择逻辑，该选择逻辑被耦合至多路复用器，该选择逻辑用于接收指示输入时钟的到达的信号，以及用于根据指示来控制多路复用器。还描述了一种装置，其包括：数据路径，该数据路径用于接收输入数据；以及时钟路径，该时钟路径用于接收输入时钟，并且用于在输入时钟不存在时向数据路径提供预处理时钟。
- 存储器模块、存储器系统和操作存储器系统的方法-202211104262.3
- 金泽耘;孙宁洙 - 三星电子株式会社
- 2022-09-09 - 2023-06-30 - G11C11/4076
- 提供了存储器模块、存储器系统和操作存储器系统的方法。所述存储器模块包括：多个数据芯片，所述多个数据芯片中的每个被配置为：存储与多个突发长度对应的数据集；和至少一个行锤击计数器芯片，包括计数器存储器单元，计数器存储器单元中的每个连接到用于所述多个数据芯片中的每个的多条字线之中的字线，其中，所述至少一个行锤击计数器芯片被配置为：在连接到所述字线的计数器存储器单元中的每个中存储在行锤击监视时间帧期间针对所述多个数据芯片中的每个访问所述字线的次数。
- 存储装置及其执行的时钟同步方法-201710890589.0
- 金惠兰;全成桓;吴台荣 - 三星电子株式会社
- 2017-09-27 - 2023-06-06 - G11C11/4076
- 一种存储装置及其执行的时钟同步方法，可实现存储装置的时钟同步操作。存储装置包括：第一时钟接收器，被配置成接收第一时钟信号；第二时钟接收器，被配置成在输入数据或输出数据时接收第二时钟信号，其中第二时钟信号在前同步码周期中具有第一时钟频率、且在前同步码周期之后具有与第一时钟频率不同的第二时钟频率；命令解码器，被配置成接收与第一时钟信号同步的时钟同步命令并产生时钟同步信号，其中时钟同步信号是在前同步码周期期间产生；以及时钟同步电路，被配置成响应于第二时钟信号而产生多个分频时钟信号，在前同步码周期期间锁存时钟同步信号，并根据锁存的结果而选择性地提供多个分频时钟信号作为内部数据时钟信号。
- 控制电路、控制方法以及半导体存储器-202211219790.3
- 黄泽群;孙凯 - 睿力集成电路有限公司
- 2022-10-08 - 2023-06-02 - G11C11/4076
- 本公开实施例提供了一种控制电路、控制方法以及半导体存储器，该控制电路包括时序控制模块和命令控制模块，且时序控制模块的输出端与命令控制模块的输入端连接；时序控制模块，用于接收第一时钟信号，根据第一时钟信号进行计数，生成错误检查与清除ECS标识信号，并将ECS标识信号发送给命令控制模块；其中，在计数值满足预设条件时，使ECS标识信号处于有效状态；命令控制模块，用于接收ECS标识信号，以及在ECS标识信号处于有效状态时，获取刷新命令信号，并根据刷新命令信号产生ECS命令信号。这样，根据时序控制模块来规划ECS操作的间隔时间，可以准确地产生ECS命令信号，进而能够确保24小时完成所有的错误检查与清除。
- 具有芯片选择回送的寄存器时钟驱动器-202111465727.3
- 张志晗;张原 - 瑞萨电子美国有限公司
- 2021-12-03 - 2023-05-19 - G11C11/4076
- 在实施例中，描述了一种包括存储器模块的装置。存储器模块可以包括多个存储器行列和耦合到多个存储器行列的寄存器时钟驱动器(RCD)。RCD可以包括接收器，该接收器被配置为接收用于选择一个或多个存储器行列的芯片选择信号。RCD还可以包括耦合到接收器的逻辑电路和耦合到逻辑电路的输出驱动器。RCD还可以包括回送电路，其被配置为从在接收器与逻辑电路之间的第一采样点和在逻辑电路与输出驱动器之间的第二采样点中的一个或多个中采样芯片选择信号。
- 数据处理方法、装置、存储控制器、设备及介质-202210827905.0
- 卢开芳 - 成都海光集成电路设计有限公司
- 2022-07-13 - 2023-05-02 - G11C11/4076
- 本公开提供了一种数据处理方法、装置、存储控制器、设备及介质，其中，用于存储器的存储控制器被配置为在包括软硬件结合模式的至少一个模式下工作，所述方法包括：响应于接收到第一指示，使得存储控制器工作在软硬件结合模式，对输入信号的相位进行调整；控制存储器对相位调整后的输入信号进行采样。本公开提供的方法可以响应于第一指示，使用于存储器的存储控制器工作在软硬件结合模式下，从而可以合理的分配硬件和软件在调整输入信号的相位过程中的工作，进而使得本公开提供的数据处理器方法能够高效快速的执行，以完成对输入信号的相位的调整。
- 一种数字延迟锁相环电路-202211070144.5
- 徐映嵩;贾舒方;吴晨烨;宋晓亮;陈灿灿 - 中国电子科技集团公司第五十八研究所
- 2022-09-02 - 2023-04-07 - G11C11/4076
- 本发明公开一种数字延迟锁相环电路，属于集成电路领域，包括波形调制模块、延迟链、波形调制及相位调整模块、相位比较器和移位控制器。波形调制模块对输入的CLK_IN时钟信号进行波形调制，便于后一级电路的运算；延迟链对于输入CLK_IN时钟信号进行延迟的作用；波形调制及相位调整模块将所述延迟链输出的波形进行调制，以及将CLK_DLL信号增加一个延迟时间△FB后得到CLK_FB信号；相位比较器将CLK_FB信号和输入的CLK_IN时钟信号进行比较，确认两者的相位差异，产生状态字FLAG1和FLAG2；移位控制器，受状态字FLAG1和FLAG2的控制，实现对所述延迟链的调节。
- 与时钟信号同步的信号生成电路及使用其的半导体装置-202010014352.8
- 吴升昱;郑镇一 - 爱思开海力士有限公司
- 2020-01-07 - 2023-04-07 - G11C11/4076
- 本申请公开了一种与时钟信号同步的信号生成电路及使用其的半导体装置。信号生成电路通过同步于第一分频时钟信号将第一输入信号延迟来生成第一同步信号，并且通过同步于第二分频时钟信号将第二输入信号延迟来生成第二同步信号。信号生成电路基于导通控制信号和截止控制信号来调整第一同步信号和第二同步信号的脉冲宽度。信号生成电路包括重定时电路，该重定时电路被配置为通过基于第一分频时钟信号和第二分频时钟信号而对从第一同步信号和第二同步信号生成的初步输出信号进行重定时来生成输出信号。
- 存储器装置和存储器装置的操作方法-202210876120.2
- 柳廷旻;宋元亨;金浩渊 - 三星电子株式会社
- 2022-07-25 - 2023-04-04 - G11C11/4076
- 提供存储器装置和存储器装置的操作方法。所述存储器装置包括：存储器单元阵列，包括存储器单元行；以及控制逻辑电路，用于响应于激活命令、写入命令、读取命令或预充电命令而对存储器单元行执行行操作、写入操作、读取操作或预充电操作，其中，控制逻辑电路还被配置为：在行锤击监视时间帧期间，针对第一存储器单元行，通过对激活命令进行计数来计算第一计数值并且通过对写入命令或读取命令进行计数来计算第二计数值；基于第一计数值与第二计数值的比率，确定第一存储器单元行的行锤击的类型；以及根据确定的行锤击的类型，通过改变预充电操作时间点来调整激活操作与预充电操作之间的预充电准备时间。
- 具有芯片选择信号训练指示的命令时钟门实施方案-202210785736.9
- 陈亮 - 美光科技公司
- 2022-07-04 - 2023-04-04 - G11C11/4076
- 本公开涉及具有芯片选择信号训练指示的命令时钟门实施方案。用于以下的系统和方法：在模式寄存器值指示命令地址信号与时钟信号的同步尚未发生时，经由时钟门控电路系统至少部分地基于指示所述命令地址信号与所述时钟信号的同步的所述模式寄存器值而门控所述时钟信号。所述时钟门控电路系统被配置成在所述模式寄存器值指示所述命令地址信号与所述时钟信号的同步已发生时至少部分地基于所述模式寄存器值和芯片选择信号值而门控所述时钟信号。
- 存储器装置、存储器系统和存储器装置的操作方法-202211087673.6
- 柳廷旻;赵诚珍 - 三星电子株式会社
- 2022-09-07 - 2023-03-31 - G11C11/4076
- 提供了存储器装置、存储器系统和存储器装置的操作方法。所述存储器装置包括：存储器单元阵列，具有连接到字线和位线的多个存储器单元；目标行刷新逻辑，被配置为响应于刷新管理模式命令而对存储器单元阵列的目标行中的至少一个执行刷新操作；弱模式检测器，根据包括在刷新管理模式命令中的寄存器更新位值被激活，并且输出目标行中的每个的风险等级；和模式寄存器电路，根据所述风险等级来更新至少一个模式寄存器值。
- 回转率控制电路-202222745953.3
- 朴珉皓;金哲洙 - 福建省晋华集成电路有限公司
- 2022-10-18 - 2023-03-24 - G11C11/4076
- 本实用新型公开了一种回转率控制电路，电路包括回转率控制单元、电容延迟单元、延迟单元、第一输出单元、第二输出单元及第三输出单元。回转率控制单元用以接收多个控制信号。电容延迟单元耦接于回转率控制单元，并接收输入信号。延迟单元耦接于电容延迟单元。第一输出单元及第二输出单元耦接于电容延迟单元。第三输出单元耦接于延迟单元。第一输出单元的输出信号是未经过回转率控制的信号。第二输出单元的输出信号是透过电容延迟单元控制回转率的信号。第三输出单元的输出信号是透过电容延迟单元及延迟单元控制回转率的信号。
- 用于处理且读取数据的波形管线、系统、存储器及方法-201811435413.7
- 卡韦赫·沙克瑞;阿里·法伊兹·扎尔林·加莱姆 - 美光科技公司
- 2018-11-28 - 2023-03-21 - G11C11/4076
- 本申请案涉及一种用于处理且读取数据的波形管线、系统、存储器及方法。所述波形管线包含多个数据路径、时钟信号路径及返回时钟信号路径。每一数据路径包含输入节点、输出节点及所述输入节点与所述输出节点之间的数据级。每一数据路径在所述输入节点与所述输出节点之间具有不同延迟。所述多个数据路径中的第一数据路径具有第一延迟且所述多个数据路径中的其它数据路径中的每一者具有小于所述第一延迟的延迟。所述时钟信号路径将时钟信号提供给每一数据路径的数据级。所述返回时钟信号路径从所述第一数据路径的数据级提供返回时钟信号。所述返回时钟信号触发源于所述多个数据路径中的每一数据路径的所述数据级的数据。
- 用于控制字线及读出放大器的设备及方法-201780028877.3
- 梶谷和彦 - 美光科技公司
- 2017-03-22 - 2023-03-21 - G11C11/4076
- 本发明描述用于控制半导体装置中的字线及读出放大器的设备及方法。一种实例性设备包含：子字线选择信号解码器，其响应于行地址信号而激活多个子字选择信号中的至少一者；列分段选择信号解码器，其响应于列地址信号的一部分及所述行地址信号的一部分而激活多个列分段信号中的至少一者；列分段选择电路，其响应于所述经激活列分段信号及所述经激活子字选择信号而激活多个列‑子字选择信号中的至少一者；及子字线驱动器，其响应于经激活主要字线及所述经激活子字选择信号而激活多个子字线中的至少一者。
- 集成电路、存储器电路及用于数据存取的方法-202210465720.X
- 汤志栋;林志丰 - 华邦电子股份有限公司
- 2022-04-29 - 2023-03-14 - G11C11/4076
- 本发明提供一种集成电路、存储器电路及用于数据存取的方法。存储器电路包括存储器单元阵列及输入/输出连接界面。输入/输出连接界面耦合到存储器单元阵列。输入/输出连接界面被配置用于耦合到外部信号线，以从外部存储器控制器直接接收晶体管级操作信号，以用于存取存储器单元阵列中的数据。
- 一种延迟校准电路、存储器和时钟信号校准方法-202110887594.2
- 贾雪绒;王嵩 - 西安紫光国芯半导体有限公司
- 2021-08-03 - 2023-02-17 - G11C11/4076
- 本申请涉及存储器技术领域，具体涉及一种延迟校准电路、存储器和时钟信号校准方法。延迟校准电路中，分频时钟产生电路，用于接收输入的校准输入的外部时钟信号，并基于外部时钟信号输出将外部时钟信号分频为四路分频时钟信号，校准并输出四路至少两路分频时钟信号；校准电路，连接分频时钟产生电路，用于基于调整信号调整至少两路分频时钟信号的延迟，并输出调整后的分频时钟信号；检测电路，连接校准电路，用于检测至少两路分频时钟信号的脉宽，并基于脉宽生成调整信号。本申请减少原始的低质量的外部时钟信号对分频时钟信号脉宽的影响，提高了存储器的读写频率，使存储器能够在更稳定的分频时钟信号的触发下进行高速的数据读写操作。
- 使用多数决策机制的自定时训练-202210735048.1
- 长谷川武裕;近藤力;何源;李贤义 - 美光科技公司
- 2022-06-27 - 2023-02-03 - G11C11/4076
- 本申请案大体上涉及使用多数决策机制的自定时训练。公开用于改善存储器装置中的定时的方法。一种方法可包含：根据时钟信号对数据信号进行取样以获得数据样本；根据经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；以及根据经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本。所述方法还可包含：比较所述数据样本与所述经提前数据样本和所述经延迟数据样本；以及基于所述比较而执行动作。所述动作可包含选择数据样本、选择时钟信号和/或调整时钟信号。还公开相关联的装置和系统。
- 用于主设备的控制器的时钟控制方法及主设备的控制器-202211194711.8
- 古城 - 合肥奎芯集成电路设计有限公司;上海奎芯集成电路设计有限公司
- 2022-09-29 - 2023-01-24 - G11C11/4076
- 本申请涉及用于主设备的控制器的时钟控制方法及主设备的控制器。一种主设备的控制器包括：延迟电路DLY0，其被配置成接收读命令，并基于读命令根据DFI时钟延迟输出读选通信号；D型触发器DFF0，其被配置成接收读命令并从延迟电路DLY0接收延迟输出的读选通信号，并基于读命令和延迟输出的读选通信号输出时钟使能信号；以及时钟门控电路CG，其被配置成从D型触发器DFF0接收时钟使能信号。这种控制器能够在主设备无法输出DQS或RAQS信号或在DQS或RAQS信号较差时使用主设备内的时钟来采样数据同时节省功率。
- 回转率控制电路-202211277143.8
- 朴珉皓;金哲洙 - 福建省晋华集成电路有限公司
- 2022-10-18 - 2023-01-13 - G11C11/4076
- 本发明公开了一种回转率控制电路，电路包括回转率控制单元、电容延迟单元、延迟单元、第一输出单元、第二输出单元及第三输出单元。回转率控制单元用以接收多个控制信号。电容延迟单元耦接于回转率控制单元，并接收输入信号。延迟单元耦接于电容延迟单元。第一输出单元及第二输出单元耦接于电容延迟单元。第三输出单元耦接于延迟单元。第一输出单元的输出信号是未经过回转率控制的信号。第二输出单元的输出信号是透过电容延迟单元控制回转率的信号。第三输出单元的输出信号是透过电容延迟单元及延迟单元控制回转率的信号。
- 专利分类
