[发明专利]防止高电压存储干扰的方法和电路

说明书

技术领域

本公开内容一般地涉及半导体，以及更特别地，涉及半 导体数据存储器件。

背景技术

在具有其他类型的电路的集成电路中所嵌入的半导体存 储器典型地需要两种不同的电源电压来工作。第一电源电压用来给存 储器的控制电路供电。这种控制电路常常以逻辑门来实现并且被供以 相对低的电源电压。第二电源电压用来给存储操作(例如编程或擦除 存储器)供电。该电压，尤其是用于像闪速(FLASH)存储器那样的 存储器的，在幅度(magnitude)上典型地比逻辑电路所需的电源大 很多。如果低值的电源电压下降到给逻辑电路供电所需的临界值以 下，则可能会产生错误的逻辑信号。由于不正确的逻辑值，存储器阵 列中的位单元可能会不恰当地受到典型地由电荷泵或电压倍增器产 生的高电压电源的影响。高电压与存储单元的错误耦合会改变存储单 元的电学特性。错误的数据可能由所改变的电学特性引起，从而产生 不可靠的操作。

附图说明

本发明以实例的方式进行说明但并不限定于附图，在所 述附图中相似的参考符号表示相似的元素。附图中的元素出于简单清 晰的目的进行说明而并不一定按比例描绘。

图1以框图的形式示出了根据本发明用于防止高电压存 储干扰的存储器；

图2以局部示意图的形式示出了如在图1中所利用的主 振荡器及其控制的一种形式；

图3以流程图示出了根据本发明用于防止存储器中的高 电压存储干扰的一种方法；以及

图4以时序图示出了与图1的存储器相关的多种电压信 号。

具体实施方式

图1示出了具有电压干扰保护方案的存储器10。电压干 扰保护防止高电压与存储器阵列12的存储位单元的非预期耦合，其 中该耦合能够以非期望的方式改变存储器阵列的电学特性。存储器阵 列12具有由阵列控制逻辑14所控制的多个存储位。阵列控制逻辑14 在两种电源电压不同的电源下工作。第一电源电压被指定为电源域1 或存储器电源域。电源域1是由多电荷泵使用以产生幅度足够大以能 够编程和擦除存储器阵列12内的存储位的电压的电源电压。第二电 源电压被指定为电源域2并且是逻辑电源域。第二电源电压小于第一 电源电压并且具有至少高于晶体管工作电压的幅度以能够给逻辑门 和逻辑电路供电。因此，第一电源电压和第二电源电压在幅度上都没 有大到足以编程或擦除存储位。阵列控制逻辑14由多个多电荷泵16 来供电。多电荷泵的每个都被实现为电压倍增器电路或电荷泵电路。 多电荷泵16以电源域1和电源域2的电源电压来工作。多电荷泵16 的输入被耦连至单主振荡器18的输出。单主振荡器18是用来给所有 多电荷泵16提供时钟的共享的、公共的振荡器。单主振荡器18以电 源域1存储电源电压来工作并且具有与主振荡器控制20的输出耦连 的输入。主振荡器控制20以电源域1存储电源电压和电源域2逻辑 电源电压来工作。主振荡器控制20的第一输入被连接到电源域2低 电压指示器24的输出以接收低电压指示器(LVI)信号26。主振荡 器控制20的第二输入被连接到存储器控制逻辑22的第一输出。存储 器控制逻辑22以电源域2逻辑电源电压来工作。存储器控制逻辑22 的第二输出被连接到多电荷泵16的控制输入以提供控制信号27。存 储器控制逻辑22的第三输出被连接到阵列控制逻辑14的第二控制输 入，以给阵列控制逻辑14提供用于与存储器阵列12的各种相互作用 的控制信号29。主振荡器控制20的第二输出被连接到阵列控制逻辑 14的第二输入。

工作时，存储器10起着在阵列控制逻辑14的控制下存 储数据的作用。为了便于说明，到存储器阵列12的数据路径没有被 示出但是按惯例的结构和工作。存储器10使用逻辑电源域(电源域2) 来工作以在刚好高到能够可靠地切换逻辑晶体管的逻辑电压电平上 给所示出的逻辑电路供电。该电压取决于工作过程并且目前在1伏特 或更小的范围内。相反，存储器电源域(电源域1)被用来给具体的 存储操作供电，例如编程操作或擦除操作。假定存储器阵列12在一 种形式中被实现为闪速储存器。在这种形式中，用来实现电源域1的 电压典型为3伏特或更大。该电压同样取决于工作过程并且将来可能 变得更小。无论如何，电源域1的电压显著大于电源域2的电压。