[实用新型]一种可动态配置自重构宽频带频率合成器无效
| 申请号： | 200820067147.2 | 申请日： | 2008-05-09 |
| 公开（公告）号： | CN201243274Y | 公开（公告）日： | 2009-05-20 |
| 发明（设计）人： | 邹雪城;张科峰;蔡梦 | 申请（专利权）人： | 华中科技大学 |
| 主分类号： | H03L7/07 | 分类号： | H03L7/07 |
| 代理公司： | 华中科技大学专利中心 | 代理人： | 曹葆青 |
| 地址： | 430074湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种可动态配置自重构宽频带频率合成器，包括低频合成器、混频合成器、高频合成器、输出选择开关和参数配置重构控制器。参数配置重构控制器提供二进制参数配置信号给其它部件；低频合成器产生中低输出频率，调制步长小，作为混频合成器的参考频率；高频合成器产生高频输出频率，调制步长大，作为混频合成器的输入信号；混频合成器对低频合成器和高频合成器输出的频率进行混频，合成出具有较宽频段，分辨率高，并且转换速率快的输出时钟信号。输出选择开关对三路输出频率根据频率选择信号要求选择输出。该发明的特点是输出频率的调制步长小，覆盖频段宽，转换速率快，具有良好的可扩展性，可根据应用环境要求灵活改变输出频率。 | ||
| 搜索关键词： | 一种 动态 配置 自重 宽频 频率 合成器 | ||
【主权项】：
1、一种可动态配置自重构宽频带频率合成器，其特征在于：它包括低频合成器(2)、混频合成器(3)、高频合成器(4)、输出选择开关(5)和参数配置重构控制器(6)；参数配置重构控制器(6)根据频率选择信号产生8路同步的二进制参数配置信号，分别传送给低频合成器(2)、混频合成器(3)、高频合成器(4)和输出选择开关(5)；低频合成器(2)根据参数配置重构控制器(6)提供的二路同步的二进制参数配置信号，对晶体振荡器(1)提供的参考频率信号进行低倍数的倍频处理，再将处理后的频率信号发送给混频合成器(3)；高频合成器(4)根据参数配置重构控制器(6)提供的二路同步的二进制参数配置信号，对晶体振荡器(1)提供的参考频率信号进行高倍数的倍频处理，再将处理后的频率信号发送给混频合成器(3)；混频合成器(3)根据参数配置重构控制器(6)提供的三路同步的二进制参数配置信号，混合调制低频合成器(2)和高频合成器(4)输出的频率信号，混频后的频率信号传送给输出选择开关(5)；输出选择开关(5)接收参数配置重构控制器(6)输出的开关控制信号，从低频合成器(2)、混频合成器(3)和高频合成器(4)输出的频率信号中选择一个作为输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华中科技大学，未经华中科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200820067147.2/，转载请声明来源钻瓜专利网。
- 上一篇：停车位上移动式洗车装置
- 下一篇：发光广告拉手
- 同类专利
- 一种抗辐照小型化双频段频率源-201822050679.1
- 王莉莉;沈鹏;祝大龙;刘德喜 - 北京遥测技术研究所;航天长征火箭技术有限公司
- 2018-12-07 - 2019-09-06 - H03L7/07
- 本实用新型提供了一种抗辐照小型化双频段频率源，包括第一抗辐照鉴相器、第一差分环路滤波、第一运算放大器、第一压控振荡器、第一输出滤波器、基板、金属管壳，基板为多层叠加结构，各层之间采用金属化填充垂直互联过孔互联；采用独立芯片实现的器件，根据芯片高度不同，焊装在所述基板上低于射频走线层的芯片装配层上，芯片装配层上芯片位置对应的基板上部区域开槽，起腔与顶部金属管壳形成封闭腔体，用于芯片安装，各芯片通过射频走线层的金属线进行互联，通过电阻和电容实现的部件，内埋在内置阻容层上，通过金属化填充垂直互联过孔与射频走线层进行互联，再通过射频走线层上的金属线与其他部件互联。本实用新型具有抗辐照、小型化、高集成度，低杂散等特点。
- 减小综合化射频系统双路锁相环频率牵引的方法-201910245815.9
- 王晓光 - 西南电子技术研究所(中国电子科技集团公司第十研究所)
- 2019-03-28 - 2019-08-20 - H03L7/07
- 本发明公开的一种减小综合化射频系统双路锁相环频率牵引的方法，旨在提供一种对输入信号损失小，能够抑制干扰信号，减弱频率牵引的方法。本发明通过下述技术方案予以实现：在综合化射频系统中，锁相模块分为PLL1和PLL2两个锁相环路，锁定两个频率同源的F1、F2两个频率，并分别锁定在同一个参考源10MHz温补晶体振荡器(TCXO)；锁相环将所选放大器的输入与输出从两个完全相反的方向引出，锁相环路不断地比较两个频率同源输出频率的分频和参考源的输出放大电路10MHz温度补偿晶体振荡器TCXO输出频率的相位差，通过低通滤波器将此相位差转换成直流电压，驱动压控振荡器，快速锁定晶体振荡器，使晶体振荡器的频率准确度和长期稳定度跟踪标准频率源而变化。
- 一种基于Ku波段的频率合成器-201822087599.3
- 周开斌;鞠莉萍 - 成都创新达微波电子有限公司
- 2018-12-12 - 2019-07-02 - H03L7/07
- 本实用新型提供了一种基于Ku波段的频率合成器，包括晶体振荡器、第一锁相环路、第二锁相环路、FPGA芯片、放大器电路以及2选1开关，所述晶体振荡器分别与第一锁相环路和第二锁相环路连接，所述FPGA芯片分别与第一锁相环路和第二锁相环路连接，所述第一锁相环路和所述第二锁相环路分别通过放大器电路与2选1开关连接，所述放大器电路的第一输入端与所述FPGA芯片连接。本实用新型解决了传统频率合成器不能同时满足高杂散抑制和低相位噪声的问题。本实用新型具有结构简单、稳定性好和精度高的特点。
- 半导体系统中的时钟控制-201811153614.8
- 金容焕;金郁;金智娟 - 三星电子株式会社
- 2018-09-30 - 2019-04-23 - H03L7/07
- 具有工艺、电压和温度(PVT)变化的半导体系统中的时钟生成和控制。半导体器件可以包括至少第一环形振荡器和第二环形振荡器，每个分别设置在最靠近运算电路的第一逻辑电路和第二逻辑电路的位置处，且生成第一振荡信号和第二振荡信号。检测电路配置为对第一振荡信号和第二振荡信号执行预定逻辑运算以生成第一时钟信号。校准电路配置为从检测电路接收第一时钟信号并且对第一环形振荡器和第二环形振荡器中的每一个执行延迟控制以生成用于操作运算电路的第二时钟信号。
- 具有频率稳定性的双锁相环及对应的方法和用途-201580006782.2
- S·米利耶维奇 - 美高森美半导体无限责任公司
- 2015-01-14 - 2019-03-12 - H03L7/07
- 双锁相环具有第一锁相环和第二锁相环，该第一锁相环包括被配置成降低第一输入时钟中的相位噪声的第一窄带环路滤波器，该第二锁相环包括被配置成接收来自稳定时钟源的第二输入时钟的第二环路滤波器。第二时钟具有接近所述第一时钟的频率。第一环路具有比第二环路小至少一个数量级的带宽。耦合器将第一、第二锁相环耦合以提供公共输出。双锁相环可例如被用来提供无线网络中的一天中的时间信息，或被用作用于清除来自通过电信/数据通信网络恢复的时钟信号的相位噪声的精细滤波器。
- 一种低相位噪声高杂散抑制微波频率源组件及使用方法-201811268282.8
- 凡守涛 - 北京遥感设备研究所
- 2018-10-29 - 2019-03-08 - H03L7/07
- 本发明公开了一种低相位噪声高杂散抑制微波频率源组件及使用方法，所述组件包括：晶振1、功分器2、鉴相器A3、环路滤波器A4、压控振荡器A5、耦合器A6、滤波器A7、放大器A8、滤波器B10、滤波器C12、鉴相器B13、环路滤波器B14、压控振荡器B15、耦合器B16、放大器B17和滤波器D18，混频器9和梳谱发生器11。本发明的优点是：实现简单，通过采用混频锁相环设计技术，将混频处理放置于锁相环内，利用混频降低反馈频率以降低相位噪声以及利用锁相环环路滤波器滤除混频杂散，可以实现低相位噪声和高杂散抑制的微波频率源。
- 时钟数据恢复系统-201610004745.4
- 刘金彬;李奇;隋海建 - 硅谷数模半导体(北京)有限公司;硅谷数模国际有限公司
- 2016-01-04 - 2019-02-26 - H03L7/07
- 本发明公开了一种时钟数据恢复系统。其中，该时钟数据恢复系统包括：时钟数据恢复环路，包括鉴相器、鉴频器和相位插值器，其中，相位插值器用于输出时钟信号并将时钟信号的时钟沿与时钟数据恢复环路的输入数据的中心点对齐；以及鉴频器环路，输入端分别与时钟数据恢复环路中的鉴相器和鉴频器相连接，输出端与相位插值器相连接，用于跟踪时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率变化，并输出多相位时钟信号至相位插值器。本发明解决了相关技术中的双环路时钟数据恢复电路跟踪展频时钟频率变化时，需要时钟数据恢复环路具备尽可能大的跟踪带宽的技术问题。
- 高稳定性组合区域授时频率生成设备-201610597817.0
- 赵亚妮 - 中国电子科技集团公司第十研究所
- 2016-07-26 - 2019-01-11 - H03L7/07
- 本发明公开一种高稳定性组合区域授时频率生成设备，旨在提供一种可靠性高、长短稳定度好、适用范围广的授时频率生成设备。其技术方案为：接收切换单元将选出的两路不同源的卫星秒信号输入锁定单元进行频率锁定，经锁定单元产生两路锁相后的标准频率信号分别输出到信号处理单元A和信号处理单元B；其中一路卫星秒信号还用来给并联在三选二开与第一模拟锁相环PLL_A之间的铷钟进行校频，产生一路标准频率信号传送至信号处理单元C；信号处理单元对不同源的三路标准频率信号进行信号整形、放大、分路、编码，分频输出到远端授时单元，经光电转换器转换为光信号，光信号通过一路或多路光纤传输至设备机房再转为电信号经天线发射，完成接收端时钟授时。
- 一种基于光电振荡器的频率合成方法及装置-201810824182.2
- 李宏宇;关宏凯;沈巧蓉;张冰;刘晓颖 - 北京无线电计量测试研究所
- 2018-07-25 - 2018-12-21 - H03L7/07
- 本发明公开一种基于光电振荡器的频率合成方法，包括，采用设有光电振荡器的第一锁相环对单点频率信号扩展，对扩展所述单点频率信号得到的信号进行频率分辨处理，得到第一带宽频率信号，根据预设频率信号采用第二锁相环对所述第一带宽频率信号扩展，得到第二带宽频率信号，根据预设频率信号采用第三锁相环对所述第二带宽频率信号扩展，得到第三带宽频率信号，采用分频倍频的方法对所述第三带宽频率信号扩展，得到目标带宽频率信号，以实现实现输出频率宽带覆盖的同时，保持了光电振荡器信号的低相噪特性。
- 一种频率源组件-201820531821.1
- 曾胜伟 - 成都蓉微微波电子科技有限公司
- 2018-04-16 - 2018-11-09 - H03L7/07
- 本实用新型公开了一种频率源组件，所述频率源组件内设有四路信号源电路，所述四路信号源电路的每路信号源电路均由依次串联的一个电源管理组件、一个锁相源和一个调制电路组成，所述每路信号源电路的调制电路分别通过四选一开关与信号输出端电连接，所述电源管理组件分别与信号输入端连接。与现有技术相比，本实用新型频率源频率源组件能在雷达模拟器应用领域得到广泛应用，适用于各种频频率雷达调幅信号的模拟，具有技术指标好、兼容性好、噪音低、体积重量小、功耗低等特点。
- 一种电荷泵环振型锁相环-201510980579.7
- 邹家轩;于宗光;徐睿;王栋;孙云华 - 西安电子科技大学;中国电子科技集团公司第五十八研究所
- 2015-12-24 - 2018-10-30 - H03L7/07
- 本发明涉及一种电荷泵环振型锁相环。电荷泵环振型锁相环包括鉴频鉴相器、电荷泵组、自偏置环路滤波器、分频器和快速锁定器。其中鉴频鉴相器、电荷泵组、自偏置环路滤波器和分频器构成第一反馈环路，自偏置环路滤波器、分频器和快速锁定器构成第二反馈环路，两条反馈环路通过自偏置环路滤波器实现嵌套式的连接。本发明中的第一反馈环路为锁相环稳定状态的工作环路，第二反馈环路为快速锁定环路，第二反馈环路的粗调整能力显著提高了锁相环的锁定速度。同时本发明还在多个内部结构中采用自偏置技术以避免使用电阻器件，显著降低了电荷泵环振型锁相环的输出抖动和对制程的工艺依赖性。
- 一种芯片内部时钟产生和差异性检测方法及电路-201610015131.6
- 廖裕民;郑天翼 - 福州瑞芯微电子股份有限公司
- 2016-01-11 - 2018-08-07 - H03L7/07
- 本发明提供一种芯片内部时钟产生和差异性检测方法和装置，根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟，在固定时长内对振荡时钟进行计数，得到计数值；根据计数值和预设的DVFS映射表格进行判断,得到当前芯片最适合的电压和频率对应关系，即可以此对应关系对当前电压及当前最高时钟频率进行调整；且振荡时钟根据使用的需求作第一级多路选择，再和芯片的晶体振荡电路时钟作第二级多路选择，以实现对芯片在不同批次和不同环境下的最佳性能的检测,使每一个芯片都可以充分发挥自己的最大性能，同时还可以节省能耗。
- 一种基于锁相环的双模自切换抗辐射加固时钟生成电路-201510980907.3
- 赵元富;岳素格;王亮;韩兵;孙永姝;周孟龙;李东强 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2015-12-23 - 2018-07-06 - H03L7/07
- 本发明提出了一种基于锁相环的双模自切换抗辐射加固时钟生成电路，主要由两个独立的锁相环、延时单元、误差检测单元和时钟选择单元构成。所述的两个独立的锁相环为未经过抗辐射加固的电荷泵锁相环，分别提供相应的时钟输出；所述的延时单元实现对锁相环输出信号的延迟；所述的误差检测单元用来检测主路锁相环中鉴频鉴相器的两个输出信号是否正确并输出相应的指示信号；所述的时钟选择单元对两路锁相环的延时输出进行选择性输出作为最终的输出。本发明可以很大程度上消除辐射环境中单粒子效应对电路工作状态的干扰，确保锁相环作为时钟信号的稳定，提高系统的可靠性，具有实现方便、面积小、功耗低等优点。
- 一种信号源及信号源装置-201721454517.3
- 杜国孟;雒一;郑国敏 - 西安雷讯电子科技有限责任公司
- 2017-11-03 - 2018-06-29 - H03L7/07
- 本申请涉及电力电子技术领域，具体涉及一种信号源及信号源装置。现有的锁相环工作在小数模式下虽然能实现细步进，但是不可避免地会带来小数杂散和整数边界杂散，而影响信号源的正常使用。本申请提供一种信号源，包括锁相环单元，所述锁相环单元包括晶振模块和锁相环模块；所述锁相环模块包括依次连接第一锁相环、混频器、信号处理器和第二锁相环，所述第一锁相环与第三锁相环并联，所述第三锁相环与所述晶振模块相连接，所述第三锁相环与所述混频器相连接。通过多个锁相环嵌套方式处理参考信号，实现最终细步进、高杂散抑制信号输出；合理规划频率、优化频率合成算法，由输出频率逆向计算锁相环寄存器值，从而保证低相噪信号输出。
- 一种基于锁相环和矩阵开关的S波段快跳频率源-201711138434.8
- 吴昱程;陈林辉;刘志哲;刘晓东;聂利鹏;曹玉雄 - 北京遥感设备研究所
- 2017-11-16 - 2018-04-13 - H03L7/07
- 本发明公开了一种基于锁相环和矩阵开关的S波段快跳频率源，包括变频电路、五功分器、分频器、倍频器、滤波器A、滤波器B、混频器和放大器，还包括锁相环A、锁相环B、锁相环C、锁相环D、锁相环E和5X2矩阵开关。本发明采用锁相环A、锁相环B、锁相环C、锁相环D、锁相环E、5X2矩阵开关搭建快速跳频源，采用变频电路产生基准频率，大大降低了成本；锁相环A、锁相环B、锁相环C、锁相环D、锁相环E保证了高带外抑制度且为跳频间隔提供了自由度；5X2矩阵开关保证了频率的纳秒级快速切换，该快速跳频源结构简单，方案易于实现，通用性强。
- 基于FPGA和PLL的高精度数据延时可调系统-201710985865.1
- 赵雷;占林松;刘树彬;安琪;刘金鑫;冷用斌;赖龙伟;张宁 - 中国科学技术大学
- 2017-10-20 - 2018-01-26 - H03L7/07
- 本发明公开了一种基于FPGA和PLL的高精度数据延时可调系统，包括高速ADC、时钟辅助单元、FPGA以及高速DAC；所述时钟辅助单元包括依次连接的第一数控延时线、第一PLL、第二数控延时线及第二PLL；第一PLL分别与高速ADC及FPGA相连，第二PLL分别与高速DAC及FPGA相连，高速ADC、FPGA及高速DAC依次相连；通过配置第一数控延时线的延时值，使高速ADC采样时刻与每个束团信号峰值出现时间点对齐；通过配置FPGA中移位寄存器的长度，以及通过配置第二数控延时线的延时值，使高速DAC输出的束团的横向反馈信号加载到kicker上时刻与相应束团经过kicker的时刻对齐。该系统无需外接专用延时设备，具有调节灵活、精度好、集成度高等特点，可应用于加速器横向反馈和纵向反馈系统。
- 一种1Hz‑1GHz时钟产生电路及方法-201710411257.X
- 赵金鹏;白月胜;李振风;陶芳胜 - 中国电子科技集团公司第四十一研究所
- 2017-06-05 - 2017-09-29 - H03L7/07
- 本发明公开了一种1Hz‑1GHz时钟产生电路及方法，属于时钟信号技术领域，时钟产生电路包括直接数字频率合成器、带通滤波器、分频器、FPGA、第一锁相环单元、第二锁相环单元以及多路复用器。本发明将1Hz‑1GHz分为四个频段，对150MHz～300MHz这一频段，采用DDS实现；对4.6875MHz～150MHz这一频段，采用分频器实现；对1Hz～4.6875MHz这一频段，采用FPGA分频实现；对高频段300MHz～1GHz，将DDS产生的150MHz～300MHz的信号作为参考信号，利用锁相环实现；本发明根据频段特点采取不同的实现方法，使产生的时钟信号频率范围宽、频率分辨率高，并具有较好的杂散、相位噪声等指标。
- 确定振荡器增益的系统和方法-201380039319.9
- Y·唐;Y·朱;C·纳拉斯隆;S·荣 - 高通股份有限公司
- 2013-07-26 - 2017-08-08 - H03L7/07
- 一种方法包括基于第一压控振荡器(VCO)的第一频率与第二VCO的第二频率之差生成第一信号。该方法还包括至少部分地基于第一信号来确定第一VCO的增益。
- 一种基于锁相环的三模冗余抗辐射加固时钟生成电路-201611244530.6
- 王亮;韩旭鹏;岳素格;赵元富;吕曼;孙永姝 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2016-12-29 - 2017-07-07 - H03L7/07
- 本发明公开了一种基于锁相环的三模冗余抗辐射加固时钟生成电路，包括锁相环、投票表决单元和数字滤波单元，锁相环有三个，三个独立的锁相环并联连接；当CK1、CK2、CK3中至少两个电平相同时，经投票表决将至少两个电平相同的信号CK传输给数字滤波单元，数字滤波单元对表决得到的信号CK进行处理，如果存在毛刺，则将毛刺滤除后输出信号；如果不存在毛刺，则直接输出信号。本发明采用的锁相环系统三模冗余结构，三个锁相环中任何一路发生异常，系统的最终输出均不会受到任何影响，对单粒子瞬态具有很强的免疫力，抗单粒子瞬态的能力优于仅对锁相环内部敏感节点加固的方式。
- 半导体装置、接收器、发送器、收发器和通信系统-201210407016.5
- 中平政男 - 瑞萨电子株式会社
- 2012-10-16 - 2017-04-19 - H03L7/07
- 本发明的实施例涉及半导体装置、接收器、发送器、收发器和通信系统。一种半导体装置，包括时钟和数据恢复单元，接收信号输入至该时钟和数据恢复单元并且该时钟和数据恢复单元基于操作时钟信号从接收信号中提取时钟信号和数据信号；频率误差调整单元，其产生指示从接收数据提取的时钟信号与操作时钟信号之间的频率误差信号；频率误差信号处理单元，存储频率误差信号；操作时钟产生单元，基于频率误差信号控制操作时钟信号的频率；以及SSCG单元，其基于存储在频率误差存储单元中的频率误差信号的值，通过扩展时钟信号的频谱来改变由操作时钟产生单元所产生的操作时钟信号。
- 一种可重构频率合成器平台的控制系统-201610576335.7
- 张乐鹏;徐芳萍;贾新成;徐建;吴波;杨晓玲;史宝良;王辰平 - 中兵通信科技股份有限公司
- 2016-07-21 - 2016-11-02 - H03L7/07
- 本发明公开了一种可重构频率合成器平台的控制系统，参考时钟锁相环模块上的输出端连接有功分器，所述功分器上的输出端分别与一本振主环锁相环模块、一本振副环锁相环模块和二本振锁相环模块的输入端相连接，所述一本振主环锁相环模块、一本振副环锁相环模块的输出端与跳频高速开关的输入端相连，所述跳频开关的输出端与收发高速开关的输入端相连接，所述收发高速开关的输出端与滤波放大的输入端相连接由一本振频率将放大后的信号输出；由功分器分支输出的另一路的二本振锁相环模块的输出端与放大滤波的输入端相连接将信号放大后由二本振频率输出；所述参考时钟双向连接处理器电路，所述处理器电路里设置有高速串行接口和以太网接口。
- 一种用于高能粒子加速器的功率源低电平全数字幅相控制系统及其实现方法-201310541150.9
- 蒋德富;高杨 - 河海大学
- 2013-11-05 - 2015-02-04 - H03L7/07
- 本发明涉及一种用于高能粒子加速器的功率源低电平全数字幅相控制系统及其实现方法，它包括信号的预处理、信号的数字化处理和数字环路控制三者之间的协同作用；所述的信号预处理的模拟电路部件包括集成在模拟电路板上的6个信号处理通道和1个时钟处理通道，每个信号处理通道包括由衰减器、放大器和滤波器，时钟处理通道包括由衰减器、放大器、滤波器、倍频器和分频器；信号数字化处理及数字环路控制的数字电路部件包括集成在数字电路板上的用于6路信号采样的3片A/D、用于信号再生的1片D/A和用于信号数字化处理及环路控制的1片FPGA。本发明既可控制超导腔体的物理结构参数，又可保持超导腔体驱动能量场的幅度和相位的高度稳定性。
- TD-LTE-Advanced综测仪中合成本振装置-201320733279.5
- 黄武;陶长亚;周建烨 - 中国电子科技集团公司第四十一研究所
- 2013-11-18 - 2014-11-12 - H03L7/07
- 本实用新型公开了一种TD-LTE-Advanced综测仪中合成本振装置。其中包括：取样环、取样器模块、直接数字合成模块、本振发生模块、参考分配电路；其中，取样环，用于为取样器提供207MHz～236MHz的取样本振信号，对输入射频频率进行取样；取样器模块，为取样环和本振发生模块的中间结合模块，用于执行频率取样，频谱搬移；直接数字合成模块，用于实现整个本振的频率分辨率，执行小数分频；本振发生模块，选用经济型宽带VCO，覆盖5.0GHz～10.0GHz频段；参考分配电路，用于通过各种分频和倍频电路，给频率合成的各个模块提供频率参考。解决相关技术中综测仪的频段、分辨率和频率合成输出频率较低的问题。
- TD-LTE-Advanced综测仪中合成本振装置-201310582815.0
- 黄武;陶长亚;周建烨 - 中国电子科技集团公司第四十一研究所
- 2013-11-18 - 2014-03-12 - H03L7/07
- 发明公开了一种TD-LTE-Advanced综测仪中合成本振装置。其中装置包括：取样环、取样器模块、直接数字合成模块、本振发生模块、参考分配电路；其中，取样环，用于为取样器提供207MHz～236MHz的取样本振信号，对输入射频频率进行取样；取样器模块，为取样环和本振发生模块的中间结合模块，用于执行频率取样，频谱搬移；直接数字合成模块，用于实现整个本振的频率分辨率，执行小数分频；本振发生模块，选用经济型宽带VCO，覆盖5.0GHz～10.0GHz频段；参考分配电路，用于通过各种分频和倍频电路，给频率合成的各个模块提供频率参考。解决相关技术中综测仪的频段、分辨率和频率合成输出频率较低的问题。
- 高速串行数据恢复电路及其时序缓冲电路-201320427789.X
- 戴颉;职春星 - 灿芯半导体（上海）有限公司
- 2013-07-18 - 2014-01-15 - H03L7/07
- 本实用新型公开了一种高速串行数据恢复电路及其时序缓冲电路，通过与时钟恢复电路的配合，由时钟恢复电路提供恢复时钟和与恢复时钟相位差最大的时钟两个时钟信号给时序缓冲电路，由时序缓冲电路对过采样数据进行缓冲。最后，再由数据恢复电路根据恢复时钟和时序缓冲电路的输出进行数据恢复。通过时序缓冲电路对过采样数据的缓冲，避免了在高速串行数据进行数据恢复时对过采样数据的直接操作而容易导致的某些寄存器建立时间不足的问题从而达到最大限度的利用多次过采样的数据来进行精确的数据恢复。
- 一种具有高锁定范围的半盲型过采样时钟数据恢复电路-201310343048.8
- 张长春;高宁;方玉明;郭宇锋;刘蕾蕾 - 南京邮电大学
- 2013-08-08 - 2013-12-04 - H03L7/07
- 本发明公开了一种具有高锁定范围的半盲型过采样时钟数据恢复电路，主要用来提高半盲型过采样数据恢复电路的适用范围，避免过多连续字时数据恢复产生误码。所述的半盲型过采样时钟数据恢复电路包括由多路平行过采样电路（11）和鉴频器FD（12）构成的接收器（1）；滤波整形电路（21）、边沿检测电路（22）、数据恢复电路（23）、相位信息电路（24）、字节调整电路（25）和频率/相位调整电路（26）构成的数据恢复与频相控制电路（2），由多相位VCO电路（31）、LPF电路（32）和DAC电路（33）构成的反馈电路（3）。经过调整使得采样时钟的频率恰好可以对输入数据进行采样，实现锁定，进而完成时钟数据恢复。
- 基于相位群处理的原子钟频率信号链接控制方法-201310294518.6
- 周渭;苗苗;李智奇;宣宗强;于建国;张雪萍 - 西安电子科技大学
- 2013-07-12 - 2013-10-02 - H03L7/07
- 本发明公开了一种基于相位群处理的原子钟频率信号链接控制方法，该控制方法分两路闭环控制完成：第一路为内环闭环控制，用于铯原子钟中9192631770Hz激励信号的产生并使晶体振荡器输出稳定和准确的信号；第二路为外环闭环控制，利用10MHz信号的分频输出与14.591479MHz高稳晶振的信号进行群相位同步和连续的处理实现最终的高精度10MHz振荡器信号输出。该控制方法不但具有很好的准确度指标而且频标输出信号的短期稳定度和相位噪声指标也完全保留了10MHz高稳定度晶体振荡器的高指标。
- 一种多环锁相频率合成器-201320060340.4
- 梁亮;宰南平;王金花 - 北京经纬恒润科技有限公司
- 2013-02-01 - 2013-07-24 - H03L7/07
- 本实用新型提供了一种多环锁相频率合成器，包括第一锁相环，第二锁相环和第三锁相环。第三锁相环包括：检测两输入信号的相位差，根据自身极性输出相应电压信号的鉴相器；与鉴相器相连，接收鉴相器输出信号的环路滤波器；与环路滤波器相连，接收环路滤波器输出信号的VCO；与VCO相连，接收VCO输出信号的耦合器；与耦合器相连，接收耦合器耦合端输出信号的分频器；与分频器和第二锁相环相连，接收分频器和第二锁相环的输出信号，输出混频后信号的混频器；与混频器，第一锁相环和鉴相器相连，接收混频器和第一锁相环的输出信号，输出信号给鉴相器的开关阵。本申请为公众提供了一种使得多环锁相频率合成器容易调试的通用实验平台。
- 时钟产生装置及其方法以及数据传送方法-201310048001.9
- 赵冠华;刘铨;徐哲祥 - 联发科技股份有限公司
- 2008-12-29 - 2013-06-12 - H03L7/07
- 本发明提供时钟产生装置及其方法以及数据传送方法，所述的时钟产生装置包含：时钟产生器、存储单元以及锁相回路电路。时钟产生器用于产生第一时钟信号；存储单元用于存储第一时钟信号与第二时钟信号之间的频率差；以及锁相回路电路用于根据第一时钟信号与频率差产生输出时钟信号，其中，第二时钟信号是由时钟产生装置外的外部装置提供的，且频率差是在时钟产生装置出厂前于时钟产生装置的生产或者测试过程中计算出的。上述时钟产生装置及其方法以及数据传送方法可利用频率差来调整输出时钟信号的频率，从而确保信号频率在要求规格所定义的范围内。
- 一种TD-LTE综测仪的多环合成本振装置-201220371066.8
- 黄武 - 中国电子科技集团公司第四十一研究所
- 2012-07-30 - 2013-02-20 - H03L7/07
- 本实用新型涉及一种TD-LTE综测仪的多环合成本振装置，包括FPGA控制器，其输出端分别与直接数字合成电路、偏置环电路的输入端相连，直接数字合成电路、DAC预置电路以及偏置环电路的输出端均与主环电路的输入端相连，主环电路采用第一压控振荡器VCO，偏置环电路采用第二压控振荡器VCO。本实用新型根据TD-LTE终端射频一致性测试设备的要求，利用主环电路和偏置环电路组成多环结构，且该多环结构采用成本较低的压控振荡器VCO，在保证高纯、高分辨率、低成本的同时，保证了TD-LTE综测仪的射频设计指标满足3GPP要求。此外，该装置也可借鉴于其他的频率合成场合，具有较强的通用性。
- 专利分类
