[发明专利]TDICMOS成像单元的设计方法有效
| 申请号： | 201910293610.8 | 申请日： | 2019-04-12 |
| 公开（公告）号： | CN110034748B | 公开（公告）日： | 2020-10-16 |
| 发明（设计）人： | 余达;刘金国;徐东;苗健宇;杨亮;胡庆龙;王玉龙 | 申请（专利权）人： | 中国科学院长春光学精密机械与物理研究所 |
| 主分类号： | H03K3/0233 | 分类号： | H03K3/0233;H01L27/146 |
| 代理公司： | 长春众邦菁华知识产权代理有限公司 22214 | 代理人： | 朱红玲 |
| 地址： | 130033 吉*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | TDICMOS成像单元的设计方法，涉及一种TDICMOS成像单元的设计方法，解决现有TDICMOS成像单元设计复杂，存在稳定性差的问题，包括控制器单元和探测器单元；所述控制器单元产生探测器单元所需的控制信号，并接收探测器单元输出的数字图像数据；所述探测器单元包括TDICMOS探测器、运放器、LDO、带施密特功能的驱动器和带施密特功能的电平转换器；本发明分别针对具有拉灌电流的像素部分供电、数字输入控制信号的传输、电荷转移驱动信号的产生方式、高密度区域过孔的放置方式和多层接地平面的处理进行了设计，最大限度地提高线路板的利用面积，提高控制驱动信号和电源的完整性，同时避免电压击穿和虚焊等风险。 | ||
| 搜索关键词： | tdicmos 成像 单元 设计 方法 | ||
【主权项】：
1.TDICMOS成像单元的设计方法，所述成像单元包括控制器单元和探测器单元；所述控制器单元产生探测器单元所需的控制信号，并接收探测器单元输出的数字图像数据；所述探测器单元包括TDICMOS探测器、运放器、LDO、带施密特功能的驱动器和带施密特功能的电平转换器；所述运放器和LDO为TDICMOS探测器提供工作电压，驱动器为TDICMOS探测器提供驱动信号，带施密特功能的电平转换器为TDICMOS探测器提供控制信号；其特征是；所述LDO包括内部的输入端、可变电阻、输出端、误差放大器、内部基准源Vref和接地端以及外部的分压电阻、分压电阻Rref、滤波电容Cequ和泄流电容R；所述输入端和误差放大器与可变电阻连接，所述分压电阻与输出端和误差放大器的负端连接，分压电阻Rref与误差放大器的负端和接地端连接，滤波电容Cequ和泄流电容R并行连接在输出端和接地端之间，所述误差放大器的正端与内部基准源Vref连接；设定分压电阻Rref和泄流电阻R的总吸收电流大于等于灌电流Isink，同时滤波电容Cequ值很大，并且在一个行周期tH内灌电流Isink在灌电流持续时间Δtsink内累计的电荷小于等于拉电流Isource在拉电流持续时间Δtsource消耗的电荷和分压电阻Rref及泄放电阻R在一个行周期tH消耗的电荷，同时LDO输出端输出峰值电压的变化小于等于探测器允许的最大电压ΔVmax变化幅度；![]()
Vout为LDO输出的电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院长春光学精密机械与物理研究所，未经中国科学院长春光学精密机械与物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910293610.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有平衡拓扑和负反馈的故障恢复触发器-202180076631.X
- H·劳 - 高通股份有限公司
- 2021-12-03 - 2023-08-01 - H03K3/0233
- 本公开涉及一种锁存器，包括：第一反相器，具有配置有第一沟道宽长比(W/L)的第一对场效应晶体管(FET)；以及第二反相器，具有配置有不同于该第一W/L的第二W/L的第二对FET。另一锁存器包括第一反相器和第二反相器；第一负反馈电路，包括耦合在第一电压轨和第二电压轨之间的第一FET和第二FET，该第一反相器的输入耦合在该第一FET和该第二FET之间，并且该第一FET和该第二FET包括耦合到该第一反相器的输出的栅极；以及第二负反馈电路，包括耦合在该第一电压轨和第二电压轨之间的第三FET和第四FET，该第二反相器的输入耦合在该第三FET和该第四FET之间，并且该第三FET和该第四FET包括耦合到该第二反相器的输出的栅极。
- 集成电路及其制造方法-202111106999.4
- 潘磊;马亚琪;丁婧;严章英 - 台湾积体电路制造股份有限公司;台积电（南京）有限公司;台积电（中国）有限公司
- 2021-09-22 - 2023-03-21 - H03K3/0233
- 本公开涉及集成电路及其制造方法。一种施密特触发器电路包括第一组和第二组晶体管、第一和第二反馈晶体管，以及第一和第二电路。第一组晶体管连接在第一电压源和输出节点之间。第一电压源具有第一电压。第二组晶体管连接在输出节点和第二电压源之间。第二电压源具有第二电压。第一反馈晶体管连接到输出节点、第一节点和第二节点。第二反馈晶体管连接到输出节点、第三节点和第四节点。第一电路耦合到第二节点，并且被配置为向第二节点提供第二电源电压。第二电路耦合到第四节点，并且被配置为向第四节点提供第一电源电压。
- 一种锁存结构-202121057997.6
- 张智印 - 杭州雄迈集成电路技术股份有限公司
- 2021-05-17 - 2023-02-28 - H03K3/0233
- 本实用新型提供一种锁存结构，包括模数转换电路、缓冲寄存器、加密电路、第一或门、第二或门、第一触发器和第二触发器，加密电路输出端分别连接第一或门和第二或门，第一或门连接第一触发器，第二或门连接第二触发器，第一触发器和第二触发器分别输出模拟信号锁存信号和数字信号锁存信号；其中模数转换电路和缓冲寄存器连接第一电源；加密电路、第一或门、第二或门、第一触发器和第二触发器连接第二电源，第二电源连接一电容。基于上述方案，实现可以锁存模拟信号和数字信号两种信号的锁存电路。其中，锁存器为全数字门逻辑搭建，面积开销小、功耗低。
- 在电路电源线上施加干扰触发器件软错误的方法-202010018865.6
- 吕向阳 - 中国船舶重工集团公司第七二四研究所
- 2020-01-08 - 2023-02-17 - H03K3/0233
- 本发明涉及一种在含锁存器件和存储器件的电路的电源线上施加干扰触发器件软错误的方法。首先在电源和电路的电源线之间连接输出电压(1)之外再通过开关电路并入另外可正可负的输出电压(2)；其次采用脉冲发生电路的输出作为开关电路“通、断”的控制信号；其三通过控制开关电路的“通、断”的时间，使输出电压(2)变成幅度不同、周期和脉宽可调、产生方式可控的干扰电压；其四将干扰电压与输出电压(1)叠加，在电路的电源线上引起电压的波动，使锁存器件和存储器件在某一瞬时处于非正常工作状态，触发器件产生不同类型的软错误。本发明与现有技术相比，其主要特点为：在锁存器件和存储器件的电源引脚上施加上凸下凹的干扰电压。
- 触发器电路及集成电路-201810097078.8
- 杨炳君;崔浩;钱丰 - 龙芯中科技术股份有限公司
- 2018-01-31 - 2023-01-24 - H03K3/0233
- 本发明实施例提供一种触发器电路及集成电路，触发器包括：输入逻辑组合单元、触发器单元、输出逻辑组合单元和模式控制单元，输入逻辑组合单元包括功能信号输入端、测试信号输入端以及输入端组，输入逻辑组合单元通过输入端组以及模式控制单元上与输入端组对应的输出端组与模式控制单元连接；输入逻辑组合单元在模式控制单元的控制下输出功能信号或测试信号；输入逻辑组合单元的输出端与触发器单元的输入端连接；触发器单元的第一输出端与输出逻辑组合单元的第一输出单元连接；触发器单元的第二输出端与输出逻辑组合单元的第二输出单元连接，触发器单元的第一输出端和第二输出端的相位不同。在保证触发器具有可测性的前提下提高触发器的性能。
- 一种张弛振荡器及芯片-202211234241.3
- 徐佳豪;黄浩键;贾要水 - 北京奕斯伟计算技术股份有限公司;广州全盛威信息技术有限公司
- 2022-10-10 - 2023-01-03 - H03K3/0233
- 本申请公开了一种张弛振荡器及芯片，涉及振荡器技术领域，主要目的在于实现张弛振荡器的输出频率可调节；张弛振荡器包括：电流提供模块和振荡模块，电流提供模块设置有参数可调节的电路器件；电流提供模块，用于提供第一电流；其中，第一电流的大小与电路器件当前调节到的参数相应；振荡模块，用于发出频率与第一电流相应的振荡信号。
- 低压锁存电路-202011469842.3
- 汪鹏 - 思瑞浦微电子科技（苏州）股份有限公司
- 2020-12-14 - 2022-12-09 - H03K3/0233
- 本发明揭示了一种低压锁存电路，包括：低压锁存单元，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压V
- 时钟电路及电子设备-202221763127.5
- 王伟;孙园杰;陈奇辉;马绍宇 - 苏州纳芯微电子股份有限公司
- 2022-07-06 - 2022-11-18 - H03K3/0233
- 本实用新型公开了一种时钟电路及电子设备。所述时钟电路包括：放大器、频率电压产生子电路、参考电压产生子电路、环形振荡器、以及第一晶体管，其中，所述放大器包括第一输入端、第二输入端和输出端，所述放大器的所述第一输入端与所述参考电压产生子电路的输出端电连接以接收参考电压信号，所述放大器的所述第二输入端与所述频率电压产生子电路的输出端电连接以接收振荡电压信号，所述放大器的所述输出端和电源经由所述第一晶体管形成的回路电压信号输入至所述环形振荡器的输入端，所述环形振荡器的输出端与所述频率电压产生子电路的输入端电连接，以向所述频率电压产生子电路以及外部电路输出时钟信号。
- 一种全差分压控环形振荡器电路-202210752855.4
- 尤西 - 南通瑞镛科信息技术有限公司
- 2022-06-29 - 2022-09-09 - H03K3/0233
- 本发明涉及全差分压控环形振荡器领域，公开了一种全差分压控环形振荡器电路，包括多个差分压控差分振荡级组成一个环形反馈来产生稳定的振荡时钟信号。每个差分压控差分振荡级包括差分控制电路，高速主通路，低速辅助通路，以及开关电容阵列等组成。传统的部分差分压控环形振荡器尽管采用了差分振荡结构，但是一般是采用单端的控制信号。单端的控制信号容易受到电源和地噪声的影响，进而造成输出时钟频率和相位噪声对电源和地的噪声敏感。实施本发明的差分环形压控振荡器采用差分结构控制结构和差分振荡结构，能从控制上和输出端均有效的降低电源和地噪声对控制信号和输出时钟的影响，抗干扰能力强，振荡稳定而且相位噪声低。
- 基于阻变存储器的非挥发性锁存器电路及操作方法-202010274643.0
- 刘力锋;于傲;马跃驰;王泽昊;李睿意;丁向向;冯玉林;张兴 - 北京大学
- 2020-04-09 - 2022-06-07 - H03K3/0233
- 本发明实施例提供基于阻变存储器的非挥发性锁存器电路及操作方法，电路包括：第一传输门TG
- 一种振荡器-202111584503.4
- 时锴;卢磊;谢磊 - 华为技术有限公司
- 2016-07-15 - 2022-05-03 - H03K3/0233
- 一种振荡器，用以提供低相位噪声，包括：谐振单元、交叉耦合的电流源单元、和耦合在电流源单元和谐振单元之间的正反馈单元；谐振单元，用于产生具有第一振荡频率的差分振荡信号；正反馈单元用于接收差分振荡信号，并对差分振荡信号做增益增强得到差分输出振荡信号；电流源单元，用于为谐振单元和正反馈单元提供可调偏置电流。由于电流源单元为正反馈单元和谐振单元提供可调偏置电流，并与正反馈单元构成Gm‑boosted结构，使得正反馈单元能够对接收到的差分振荡信号做增益增强得到差分输出振荡信号，因此，可以在保证振荡器正常启动的条件下，通过减小偏置电流，降低振荡器的功耗。
- 抗两位节点翻转的锁存器-201810263185.3
- 蒋建伟 - 上海华虹宏力半导体制造有限公司
- 2018-03-28 - 2022-03-08 - H03K3/0233
- 本发明公开了一种抗两位节点翻转的锁存器，包括：存储单元，输出端穆勒单元；存储单元由3个第一穆勒单元和3个第二穆勒单元连接而成的互锁结构组成并具有六个存储节点；第一穆勒单元包括：2个串联PMOS管和2个串联的NMOS管；第二穆勒单元包括：串联的1个PMOS管和1个NMOS管；输出端穆勒单元包括：3个串联PMOS管和3个串联的NMOS管。第一和第二穆勒单元交替排列，输出端穆勒单元的3个输入端和3个第一穆勒单元的输出端对应的存储节点连接，输出端穆勒单元的输出端和数据输出信号节点连接。本发明能实现对两位节点的单粒子干扰实现很好的抵抗，使锁存器的输出稳定性提高。
- 锁存器、数据运算单元以及芯片-202120178138.6
- 不公告发明人 - 北京源启先进微电子有限公司
- 2021-01-21 - 2021-09-17 - H03K3/0233
- 本实用新型实施例提供了一种锁存器、数据运算单元以及芯片，锁存器包括：输入端，用于输入数据；锁存单元，与输入端连接，用于在时钟信号的控制下锁存从输入端输入的数据；输出单元，与锁存单元连接，用于传输锁存单元输出的数据；输出单元与锁存单元之间具有一数据存储节点；保持电容，保持电容与数据存储节点连接，当锁存单元在时钟信号的控制下处于高阻状态时，保持电容用于存储数据存储节点处的数据；输出端，用于从输出单元读出数据。本实用新型实施例中的锁存器，晶体管数量较少，电路面积也较小。
- 一种差分总线驱动器-202110347046.0
- 万明亮;恽廷华 - 上海川土微电子有限公司
- 2021-03-31 - 2021-08-03 - H03K3/0233
- 本公开实施例中提供了一种差分总线驱动器，包括：依次连接在高侧总线端的高侧第一级驱动电路和高侧第二级驱动电路；依次连接在低侧总线端的低侧第一级驱动电路和低侧第二级驱动电路；所述高侧第一级驱动电路和低侧第一级驱动电路被配置为隔离总线端的负高压，所述高侧第二级驱动电路和低侧第二级驱动电路被配置为隔离总线端的正高压。本发明可以用于车载或者工业数据通信，总线端可以承受较高的正压和负压，同时，可以控制总线信号的摆率，总线驱动摆率可调，以降低信号传输时的电磁辐射。
- TDICMOS成像单元的设计方法-201910293610.8
- 余达;刘金国;徐东;苗健宇;杨亮;胡庆龙;王玉龙 - 中国科学院长春光学精密机械与物理研究所
- 2019-04-12 - 2020-10-16 - H03K3/0233
- TDICMOS成像单元的设计方法，涉及一种TDICMOS成像单元的设计方法，解决现有TDICMOS成像单元设计复杂，存在稳定性差的问题，包括控制器单元和探测器单元；所述控制器单元产生探测器单元所需的控制信号，并接收探测器单元输出的数字图像数据；所述探测器单元包括TDICMOS探测器、运放器、LDO、带施密特功能的驱动器和带施密特功能的电平转换器；本发明分别针对具有拉灌电流的像素部分供电、数字输入控制信号的传输、电荷转移驱动信号的产生方式、高密度区域过孔的放置方式和多层接地平面的处理进行了设计，最大限度地提高线路板的利用面积，提高控制驱动信号和电源的完整性，同时避免电压击穿和虚焊等风险。
- 一种锁存报警电路及电子设备-202010618699.3
- 张重阳 - 曙光信息产业(北京)有限公司
- 2020-06-30 - 2020-10-13 - H03K3/0233
- 本申请涉及一种锁存报警电路及电子设备，属于电子电路技术领域。该锁存报警电路应用于包括由主电源供电的处理器和由辅助电源供电的监控器的电子设备。该锁存报警电路包括至少一路基本电路，每路基本电路均包括RS触发器、同或门电路。RS触发器的第一输入端用于接入主电源按键信号，其输出端用于连接监控器并与第一下拉电阻连接。同或门电路的第一输入端用于接入处理器输入的报警信号，并与上拉电阻连接，其第二输入端用于接入处理器输入的系统状态指示信号，并与第二下拉电阻连接，输出端与RS触发器的第二输入端连接。通过利用RS触发器构成具备一级锁存功能的报警电路来实现对异常状态的锁存，以解决目前异常信息易丢失的问题。
- 一种运放组成的双稳态触发器电路-201922485746.7
- 曾柳娟;朱红卫 - 桂林师范高等专科学校
- 2019-12-30 - 2020-06-12 - H03K3/0233
- 本实用新型为一种运放组成的双稳态触发器电路，包括运放U1、按键K1、电阻R1‑R7、电容C1、发光二极管D1和输出端Vo。每按一次按键K1，运放U1的输出由高电平翻转为低电平，或由低电平翻转为高电平，实现双稳态触发器的功能。在有些应用场合，利用此实用新型，可用多余的运放组成双稳态触发器，达到缩减电路板的面积和成本的目的。
- 一种双施密特结构的波形变换电路-201910750115.5
- 曹杨;蔺旭辉;曹靓 - 中国电子科技集团公司第五十八研究所
- 2019-08-14 - 2019-10-25 - H03K3/0233
- 本发明公开一种双施密特结构的波形变换电路，属于数字电路技术领域。所述双施密特结构的波形变换电路包括依次相连的低通滤波电路、电压比较电路、模拟开关电路和施密特触发电路组。输入信号通过低通滤波电路去除高频干扰信号，再通过电压比较器将非标准正弦波进行初步波形转换形成第一级方波，模拟开关电路控制其输出信号在高低电平之间来回切换，生成与输入信号同频率的方波信号，同频方波信号进入施密特触发器组，对幅值失真的不规则方波进行调整和修正，生成低噪声、快速翻转的标准方波信号。
- 一种锁存器及隔离电路-201810024553.9
- 董志伟 - 荣湃半导体（上海）有限公司
- 2018-01-10 - 2019-07-16 - H03K3/0233
- 一种锁存器及隔离电路，锁存器包括第一级和k个第二级子结构；第一级子结构中，第一和第二负载第一端接第一端口，第一驱动电路分别接第一负载第二端和第二端口，第二驱动电路分别接第二负载第二端和第二端口；第i个第二级子结构中，第三负载第一端接第i‑1个第二级子结构第四负载第二端，第三负载第二端接第三驱动电路控制端、第i‑1个第二级子结构第三驱动电路第一端及第四驱动电路第一端，第四负载第一端接第i‑1个第二级子结构第三负载第二端，第四负载第二端接第四驱动电路控制端、第i‑1个第二级子结构第四驱动电路第一端及第三驱动电路第一端；1＜i≤k。采用上述方案可降低锁存器翻转幅度。
- 比较器-201811255885.4
- 张宁;邱雯婷 - 上海华力集成电路制造有限公司
- 2018-10-26 - 2019-03-29 - H03K3/0233
- 本发明提供一种比较器，包括前置放大器和动态锁存器，所述动态锁存器只在锁存时产生功耗，执行锁存时所述动态锁存器第一连接端电压等于电源电压本发明通过加入输出与输入隔离的电路来减少其回踢效应(kickback)能够优化比较器性能。本发明电路采用了电流比较形式，通过加入两对电流镜，将输出端输入端隔离。本发明比较器牺牲了放大器处的静态功耗，固定了电流，使得输入对管之间的失配误差得以控制，降低了电流偏差对于失配的影响。
- 再生差分检测器-201721694278.9
- 斯瓦米纳坦·桑卡兰;布拉德利·艾伦·克雷默;巴赫尔·S·哈龙 - 德州仪器公司
- 2017-12-07 - 2019-03-08 - H03K3/0233
- 本申请案涉及一种再生差分检测器。再生差分接收器(300)包含例如变压器(302)，所述变压器经布置以接收经调制差分信号(Vin+及Vin‑)。第一检测器(320)经布置以响应于所述经调制差分信号的第一线路的下降电压而提供用于指示第一功率电平的第一输出电流Outn。第二检测器经布置以响应于所述经调制差分信号的第一线路的上升电压而汲取用于指示第二功率电平的第二输出电流Outp。交叉耦合锁存器(330)经布置以响应于所述第一及第二功率电平而锁存状态。所述交叉耦合锁存器提供例如弱非线性再生，用于增加接收器增益及最大操作频率。
- 锁存器-201810947033.5
- 蒋建伟 - 上海华虹宏力半导体制造有限公司
- 2018-08-20 - 2019-01-04 - H03K3/0233
- 本发明公开了一种锁存器，由一个储存单元、4个传输门和一个穆勒C单元组成；存储单元由3组2P1N型反相器和3组1P2N型反相器组成，每组2P1N型反相器由两个PMOS晶体管和一个NMOS晶体管串联组成，每组1P2N型反相器由一个PMOS晶体管和两个NMOS晶体管串联组成，存储单元共有6个存储节点；穆勒C单元中的第十PMOS晶体管～第十三PMOS晶体管和第十NMOS晶体管～第十三NMOS晶体管依次串联，第十三PMOS晶体管的漏极与第十NMOS晶体管的漏极相连接，其连接的节点作为锁存器的输出端Q；四个传输门的输入端作为锁存器的数据输入端，第四传输门的输出端与Q端相连接。本发明能够抵抗两位节点翻转，拦截存储单元传输的软错误。
- 锁存器-201810947260.8
- 蒋建伟;肖军 - 上海华虹宏力半导体制造有限公司
- 2018-08-20 - 2018-12-28 - H03K3/0233
- 本发明公开了一种锁存器，由一个储存单元、5个传输门和一个四输入时钟控制的穆勒C单元组成，CLK为时钟信号，CLKB为CLK经过一级反相器FX1得到的时钟信号；所述存储单元由8组两输入反相器互相锁存而构成，每组反相器由一个PMOS晶体管和一个NMOS晶体管串联组成，其中，PMOS晶体管的源极与电源电压VDD相连接，NMOS晶体管的源极接地，PMOS晶体管的漏极与NMOS晶体管的漏极连接的节点，记为存储节点，所述存储单元共有8个存储节点S1～S8，分别位于每组反相器中。本发明能够抵抗两位节点翻转，拦截存储单元传输的软错误。
- 一种锁存电路-201820809348.9
- 易海平;余俊 - 深圳指芯智能科技有限公司
- 2018-05-28 - 2018-12-28 - H03K3/0233
- 本申请适用于锁存电路技术领域，提供了一种锁存电路，包括：选通控制模块、数据锁存模块、滤波模块；所述选通控制模块的输出端连接所述数据锁存模块的输入端；所述数据锁存模块的输出端连接所述滤波模块的待滤波数据输入端，且连接所述选通控制模块的输出端。通过选通控制模块接收输入数据，当选通控制模块为关断状态时，锁存电路为锁存模式，选通控制模块停止将输入数据锁存模块，数据锁存模块将已接收到的输入数据进行锁存，使得在锁存电路处于锁存模式时，输入数据能够被有效隔离；通过在数据锁存模块后接入滤波模块，对输入数据进行滤波处理，可以有效滤除输入数据中的高脉冲毛刺。
- 基于随机共振原理的置位复位锁存器及其设计方法-201810659148.4
- 张雷;闵富红 - 南京师范大学
- 2018-06-25 - 2018-12-11 - H03K3/0233
- 本发明公开了一种基于随机共振原理的置位复位锁存器及其设计方法，其中，置位复位锁存器包括置位信号编码器、复位信号编码器、第一加法器、高斯噪声发生器、第二加法器、正反馈施密特触发器和输出编码器，其中，置位信号输入端连接置位信号编码器的输入端，复位信号输入端连接复位信号编码器的输入端，置位信号编码器和复位信号编码器的输出端分别连接第一加法器的输入端，加法器的输出端和高斯噪声发生器的输出端分别连接第二加法器的输入端，第二加法器的输出端连接正反馈施密特触发器中运算放大器的反相输入端，正反馈施密特触发器的输出端连接输出编码器的输入端，输出编码器的输出端连接置位复位锁存器电路的输出端。本发明重构性强。
- 使用锁存器控制无线通信模块开关状态的电路-201820282393.3
- 保建勋;张君鸿;李卓阳;陈修波 - 北京智行鸿远汽车有限公司
- 2018-02-28 - 2018-09-07 - H03K3/0233
- 本实用新型公开了使用锁存器控制无线通信模块开关状态的电路，包括单路锁存器U1，单路锁存器U1的1引脚接电阻R1的第一端和MCU_LE，电阻R1的第二端接地，单路锁存器U1的2、3引脚分别接地和接MCU_DI,单路锁存器U1的5引脚接无线通信模块控制芯片的电源脚，单路锁存器U1的6引脚接地，单路锁存器U1的4引脚接电阻R2的第一端，电阻R2的第二端接三极管Q1的基极，三极管Q1的集电极接电阻R4的第一端和肖特基管U2的3引脚，电阻R4的第二端接肖特基管U2的4引脚，肖特基管U2的1引脚接2、6引脚，肖特基管U2的5、6引脚并联。本实用新型的有益效果：增加了锁存器控制，可以保证在MCU断电关闭的情况下使用/不使用无线通信模块，进一步降低了休眠时的功耗。
- 低压总线信号锁存器-201721766377.3
- 林雨佳 - 中国电子科技集团公司第四十七研究所
- 2017-12-18 - 2018-07-17 - H03K3/0233
- 本实用新型涉及低压总线信号锁存器，低压总线信号锁存器由两个低阈值反相器构成，通过第二反相器产生一个较小的正向反馈电流回流到第一反相器的输入端，这样可以有效的增加电平过渡时期的输入电流，使电路快速进入到输入电平的正常状态，并通过反馈将这一输入电平进行锁存，即将最后的电平信号锁在一个稳定的状态，直到下一个总线信号的来到。当电路具有锁存功能，即使总线在无效状态时，总线节点的输入端也一直会维持在上一输入信号的状态。第一第二反相器采用低阈值电压的CMOS管构成，并且第二反相器中使用的肖特基势垒二极管实现了总线信号锁存电路在低压条件下的正常工作。
- 一种锁存器及隔离电路-201820040682.2
- 董志伟 - 荣湃半导体（上海）有限公司
- 2018-01-10 - 2018-07-13 - H03K3/0233
- 一种锁存器及隔离电路，锁存器包括第一级和k个第二级子结构；第一级子结构中，第一和第二负载第一端接第一端口，第一驱动电路分别接第一负载第二端和第二端口，第二驱动电路分别接第二负载第二端和第二端口；第i个第二级子结构中，第三负载第一端接第i‑1个第二级子结构第四负载第二端，第三负载第二端接第三驱动电路控制端、第i‑1个第二级子结构第三驱动电路第一端及第四驱动电路第一端，第四负载第一端接第i‑1个第二级子结构第三负载第二端，第四负载第二端接第四驱动电路控制端、第i‑1个第二级子结构第四驱动电路第一端及第三驱动电路第一端；1＜i≤k。采用上述方案可降低锁存器翻转幅度。
- 一种锁存器及隔离电路-201820040990.5
- 董志伟 - 荣湃半导体（上海）有限公司
- 2018-01-10 - 2018-07-13 - H03K3/0233
- 一种锁存器及隔离电路，所述锁存器包括：第一负载，其第一端耦接第一端口；第二负载，其第一端耦接所述第一端口；第一驱动电路，所述第一驱动电路的控制端耦接所述第一负载的第二端，所述第一驱动电路的第一端耦接所述第二负载的第二端，所述第一驱动电路的第二端耦接第二端口；第二驱动电路，所述第二驱动电路的控制端耦接所述第二负载的第二端，所述第二驱动电路的第一端耦接所述第一负载的第二端，所述第二驱动电路的第二端耦接所述第二端口。采用本实用新型技术方案可以有效地降低锁存器的翻转幅度。
- 低压总线信号锁存器-201711362364.4
- 林雨佳 - 中国电子科技集团公司第四十七研究所
- 2017-12-18 - 2018-04-06 - H03K3/0233
- 本发明涉及低压总线信号锁存器，低压总线信号锁存器由两个低阈值反相器构成，通过第二反相器产生一个较小的正向反馈电流回流到第一反相器的输入端，这样可以有效的增加电平过渡时期的输入电流，使电路快速进入到输入电平的正常状态，并通过反馈将这一输入电平进行锁存，即将最后的电平信号锁在一个稳定的状态，直到下一个总线信号的来到。当电路具有锁存功能，即使总线在无效状态时，总线节点的输入端也一直会维持在上一输入信号的状态。第一第二反相器采用低阈值电压的CMOS管构成，并且第二反相器中使用的肖特基势垒二极管实现了总线信号锁存电路在低压条件下的正常工作。
- 专利分类
