[发明专利]一种氮化硼/石墨烯异质结器件在审
| 申请号： | 201911000926.X | 申请日： | 2019-10-21 |
| 公开（公告）号： | CN110828550A | 公开（公告）日： | 2020-02-21 |
| 发明（设计）人： | 徐明生;王维佳;冯志红;蔚翠 | 申请（专利权）人： | 浙江大学;中国电子科技集团公司第十三研究所 |
| 主分类号： | H01L29/165 | 分类号： | H01L29/165;H01L29/205 |
| 代理公司： | 杭州天勤知识产权代理有限公司 33224 | 代理人： | 白静兰 |
| 地址： | 310013 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种氮化硼/石墨烯异质结器件，其特征在于，所述氮化硼/石墨烯异质结器件包括六方氮化硼材料层和石墨烯材料层，所述氮化硼和石墨烯层间的旋转角度在5°‑15°之间。本发明提供的氮化硼/石墨烯异质结器件在特定的层与层堆砌(旋转)结构，可以使异质结体系出现平带结构而导致超导现象。 | ||
| 搜索关键词： | 一种 氮化 石墨 烯异质结 器件 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学;中国电子科技集团公司第十三研究所，未经浙江大学;中国电子科技集团公司第十三研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911000926.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体结构和半导体结构的制备方法-202210380025.3
- 李德斌 - 长鑫存储技术有限公司
- 2022-04-12 - 2023-10-27 - H01L29/165
- 本申请提供一种半导体结构和半导体结构的制备方法，半导体结构包括：衬底，源极结构、沟道结构和漏极结构，源极结构、沟道结构和漏极结构均位于衬底上，源极结构和漏极结构通过沟道结构连接；其中，沟道结构的材料的禁带宽度小于源极结构和漏极结构的材料的禁带宽度。沟道结构的材料的禁带宽度较小，使得沟道结构的载流子的迁移率较高；另外，源极结构和漏极结构的材料的禁带宽度较大，可以降低源极结构、漏极结构与衬底之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。因此，本申请提供的半导体结构和半导体结构的制备方法，能够改善半导体结构的结漏电现象。
- 锗硅(GE)缓冲层上的P型场效应晶体管(PFET)以增加PFET源极和漏极中的GE以增加PFET沟道的压缩以及制造方法-202280013978.4
- 杨斌;李夏;杨海宁 - 高通股份有限公司
- 2022-01-18 - 2023-09-29 - H01L29/165
- 公开了一种在硅(Si)锗(Ge)(SiGe)缓冲层上制造的示例性高性能P型场效应晶体管(PFET)，其具有SiGe源极(211S)和漏极(211D)，Ge百分比高于在Si衬底界面处引起位错的阈值。包括高于45％阈值的Ge百分比的源极和漏极提供了沟道中的增加的压缩应变，以用于PFET的更高性能。通过在SiGe缓冲层(214)上而不是直接在Si衬底(216)上形成PFET(200)来避免源极和漏极的晶格中的位错，并且SiGe缓冲层的Ge百分比小于源极和漏极中Ge的百分比。在一个示例中，通过在缓冲层和Si衬底的界面处注入位错并且对缓冲层进行退火来松弛缓冲层的晶格。
- 一种新型Si-SiC异质结隧穿MOSFET器件及其集成器件-202210088057.6
- 孔谋夫;黄柯;高佳成;胡泽伟;陈宗棋 - 电子科技大学
- 2022-01-25 - 2023-08-04 - H01L29/165
- 本发明属于半导体器件技术领域，提供一种新型Si‑SiC异质结隧穿MOSFET器件及其集成器件，用以克服传统硅基MOSFET的二级效应。本发明采用N型硅半导体区与P型碳化硅半导体区、或者N型碳化硅半导体区与P型硅半导体区之间形成的Si‑SiC异质结结构，器件有效沟道为Si‑SiC异质结的结面，即有效沟道长为无限短，则不存在沟道长度调制效应，有效消除二级效应，进而克服SiC中反型层迁中电子移率低的问题；同时，本发明器件结构能够实现在同一衬底上NMOS与PMOS的隔离，进而实现反相器等结构，在SiC集成电路及SiC功率集成电路领域具有广阔的应用前景。
- 具有非对称阈值电压的垂直传输CMOS晶体管-202180077867.5
- 安藤崇志;李忠贤;张婧芸;A·雷兹尼采克 - 国际商业机器公司
- 2021-10-25 - 2023-08-01 - H01L29/165
- 提供了一种用于沿着垂直传输场效应晶体管(VTFET)的沟道触发不对称阈值电压的半导体结构。该半导体结构包括：第一组鳍状物，包括SiGe层和形成在SiGe层上的第一材料层；第二组鳍状物，包括SiGe层和形成在SiGe层上的第二材料层；第一高κ金属栅极，设置在第一组鳍状物上方；以及第二高κ金属栅极，设置在第二组鳍状物上方。在第一组和第二组鳍状物的底部处限定的区域中，沿着VTFET的沟道存在非对称阈值电压，并且第二材料层的Ge含量高于SiGe层的Ge含量。
- 一种半导体结构及其制备方法-202111448618.0
- 孔真真;王桂磊;张毅文;亨利·H·阿达姆松;杜勇;苗渊浩 - 中国科学院微电子研究所
- 2021-11-30 - 2023-06-02 - H01L29/165
- 本发明提供了一种半导体结构及其制备方法，该半导体结构包括基底，基底上方形成有锗虚拟衬底层，锗虚拟衬底层上方形成有锗硅逆渐变缓冲层，锗硅逆渐变缓冲层上方形成有第一锗硅限制层，第一锗硅限制层上形成有锗量子阱层，锗量子阱层上形成有第二锗硅限制层，在第二锗硅限制层上形成有硅帽层。通过依次形成锗虚拟衬底层和锗硅逆渐变缓冲层，然后在锗硅逆渐变缓冲层上依次形成第一锗硅限制层、锗量子阱层和第二锗硅限制层，通过调节锗硅逆渐变缓冲层的过度程度，可调控锗量子阱层的应变大小，形成可限制载流子的包含高迁移率二维空穴气的异质结结构，改善核自旋干扰现象，便于与大规模硅基CMOS相兼容，降低制备成本。
- 锗硅异质结双极晶体管结构及其形成方法、晶体生长方法-202211336769.1
- 王勇;赵正元;杨德明;周康;孙伟虎;彭勇 - 华虹半导体（无锡）有限公司
- 2022-10-28 - 2023-01-31 - H01L29/165
- 一种锗硅异质结双极晶体管结构及其形成方法、晶体生长方法，其中方法包括：提供衬底，所述衬底包括基底和位于所述基底上的集电区；在所述衬底上形成掩膜层结构，所述掩膜层结构包括掩膜层，所述掩膜层内具有第一开口，所述掩膜层包括主体区和位于所述主体区上的表面区，所述主体区材料的化学键具有第一键能，所述表面区内具有掺杂离子，所述掺杂离子与所述表面区材料的离子所构成的化学键具有第二键能，所述第二键能大于第一键能；以所述掩膜层为掩膜，采用选择性外延工艺，在所述第一开口下的所述集电区表面形成主基区，提高所述主基区材料的生长选择性，进而提高工艺窗口。
- 一种异质结结构及其制备方法和应用-202110155032.9
- 张建军;王建桓 - 中国科学院物理研究所
- 2021-02-04 - 2022-08-05 - H01L29/165
- 本发明提供一种异质结结构，包括：锗衬底；锗缓冲层，位于锗衬底上方；以及单晶铝层，位于锗缓冲层上方。本发明还提供了一种制备异质结结构的方法，包括：在分子束外延腔中对锗衬底进行原位热处理；在进行原位热处理后的锗衬底上生长锗缓冲层并进行原位退火；以及在锗缓冲层表面外延生长单晶铝层。还提供异质结结构在拓扑量子计算及其器件制备中的应用。该异质结结构具有原子级别平整的铝‑锗界面，能提供纯净超导带隙，表面平整厚度均一，最大程度保证本征物性在不同器件上的一致性，适合大面积集成。该异质结结构的制备方法同时适用于在二维锗自由空穴气体系及面内锗纳米线制备高质量的铝‑锗异质结。
- 具有掺杂的外延区域的半导体器件及其制造方法-201610841907.X
- A·S·默西;D·B·奥贝蒂内;T·加尼;A·J·派特 - 英特尔公司
- 2010-11-29 - 2022-07-26 - H01L29/165
- 本发明涉及一种具有掺杂的外延区域的半导体器件及其制造方法。本发明的实施例描述了半导体器件上的外延区域。在一个实施例中，通过循环的沉积‑蚀刻工艺来在衬底上沉积所述外延区域。用外延帽层来回填在循环的沉积‑蚀刻工艺期间在间隔体下方产生的空腔。所述外延区域和外延帽层改善了沟道区域的电子迁移率，减小了短沟道效应并降低了寄生电阻。
- 一种碳化硅和硅异质结逆导型IGBT-202210188984.5
- 张新峰;黄宏嘉;帝玛;陈善亮;杨祚宝;王霖;弓小武;袁嵩;龙安泽;曹金星;应艳阳;杜陈;张函 - 江苏卓远半导体有限公司
- 2022-03-01 - 2022-05-27 - H01L29/165
- 本发明涉及一种碳化硅和硅异质结逆导型IGBT，其包括集电极结构；所述集电极结构为多层结构，由底层到顶层依次为P+集电极区和N+集电极区、位于P+集电极区和N+集电极区上方的N+缓冲层、位于N+缓冲层上方的N漂移区，位于漂移区的上方的表面结构，所述P+集电极区的集电极接触为欧姆接触，N+集电极区的集电极接触为肖特基接触；所述N+集电极区使用碳化硅材料制成，所述P+集电极区、N+缓冲层、N漂移区、表面结构均使用硅材料制成。设计除了N+集电极区由碳化硅材料制成，其余区域都由硅材料制成，且N+集电极区的集电极接触为肖特基接触，利用碳化硅肖特基结压降较高的特性，消除电压折回现象。
- 一种碳化硅和硅异质结沟槽逆导型IGBT-202210188969.0
- 张新峰;黄宏嘉;帝玛;陈善亮;杨祚宝;王霖;弓小武;袁嵩;龙安泽;曹金星;应艳阳;杜陈;张函 - 江苏卓远半导体有限公司
- 2022-03-01 - 2022-05-27 - H01L29/165
- 本发明涉及一种碳化硅和硅异质结沟槽逆导型IGBT，其包括集电极结构；所述集电极结构为多层结构，由底层到顶层依次为P+集电极区和N+集电极区、位于P+集电极区和N+集电极区上方的N+缓冲层、位于N+缓冲层上方的N漂移区，位于漂移区的上方的表面结构，所述P+集电极区的集电极接触为欧姆接触，N+集电极区的集电极接触为肖特基接触；所述N+集电极区使用碳化硅材料制成，所述P+集电极区、N+缓冲层、N漂移区、表面结构均使用硅材料制成。设计除了N+集电极区由碳化硅材料制成，其余区域都由硅材料制成，且N+集电极区的集电极接触为肖特基接触，利用碳化硅肖特基结压降较高的特性，消除电压折回现象。
- 用于外延生长源极/漏极晶体管区域的碳基界面-201580080044.2
- G·A·格拉斯;P·H·基斯;H·W·肯内尔;R·米恩德鲁;A·S·默西;K·贾姆布纳坦 - 英特尔公司
- 2015-06-19 - 2021-10-01 - H01L29/165
- 公开了用于在外延生长的S/D区域和沟道区域之间形成具有一个或多个碳基界面层的p‑MOS晶体管的技术。在一些情况下，碳基界面层可以包括具有大于20％碳的碳含量和0.5‑8nm的厚度的单层。在一些情况下，碳基界面层可以包括具有小于5％的碳含量和2‑10nm的厚度的单层。在一些这样的情况下，单层还可以包括硼掺杂硅(Si:B)或硼掺杂硅锗(SiGe:B)。在一些情况下，一个或多个附加界面层可以沉积在碳基界面层上，其中附加界面层包括Si:B和/或SiGe:B。这些技术可用于改善短沟道效应，并改善所得晶体管的有效栅极长度。
- 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法-201810602874.2
- 吕红亮;朱翊;芦宾;吕智军;赵鹰翔;孟凡康 - 西安电子科技大学
- 2018-06-12 - 2021-05-07 - H01L29/165
- 本发明涉及一种新型平面InAs/Si异质隧穿场效应晶体管的制备方法，包括以下步骤：选取Si衬底；在Si衬底上生长SiO
- 垂直功率晶体管和用于制造垂直功率晶体管的方法-201980047452.6
- H·鲍托尔夫;A·格拉赫;S·施魏格尔 - 罗伯特·博世有限公司
- 2019-06-26 - 2021-02-26 - H01L29/165
- 本发明涉及一种具有半导体衬底(2)的垂直功率晶体管(1)，所述半导体衬底包括第一半导体材料并且具有至少一个外延层(3)，其中，沟槽结构从所述半导体衬底(2)的表面延伸到所述至少一个外延层(3)的内部中，其特征在于，所述沟槽结构具有第一区域(13)，所述第一区域分别从沟槽底部延伸至相应沟槽的确定高度，其中，所述第一区域(13)包括第一部分区域，所述第一部分区域分别具有第一深度(t1)和第一宽度(w1)，其中，所述第一部分区域基本上垂直于所述半导体衬底(2)的表面延伸，其中，所述第一区域(13)包括第二部分区域，所述第二部分区域分别具有第二深度和第二宽度(w2)，其中，所述第二部分区域具有相对于所述半导体衬底(2)的表面的第一倾斜角度，其中，所述第一区域(13)包括第三部分区域，所述第三部分区域分别具有第三深度和第三宽度，其中，所述第三部分区域具有相对于所述半导体衬底(2)的表面的第二倾斜角度，其中，所述第一区域(13)与源接合部导电连接。
- 基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管及制作方法-201910518172.0
- 刘红侠;韩涛 - 西安电子科技大学
- 2019-06-14 - 2020-09-08 - H01L29/165
- 本发明公开一种基于锗硅异质结和双栅的少掺杂隧穿场效应晶体管，主要解决现有少掺杂隧穿场效应晶体管开关比和频率差的问题。其包括：漏区、沟道区、源区、第一上栅介质、第二上栅介质、第一下栅介质、第二下栅介质、源极、栅极和漏极；源区和沟道区自左向右位于漏区左侧，栅极和第一上栅介质自上而下位于沟道区上侧，第一下栅介质位于沟道区下侧，源极位于第一上栅介质左侧，漏极位于第一下栅介质右侧，第二上栅介质位于第一上栅介质上侧，第二下栅介质位于第一下栅介质下侧；源区和沟道区分别采用Ge和SiGe材料，形成异质结；背栅极位于第一下栅介质下侧，形成双栅。本发明提高了晶体管的开关比和频率，适用于低功耗数字集成电路。
- 一种氮化硼/石墨烯异质结器件-201911000926.X
- 徐明生;王维佳;冯志红;蔚翠 - 浙江大学;中国电子科技集团公司第十三研究所
- 2019-10-21 - 2020-02-21 - H01L29/165
- 本发明公开了一种氮化硼/石墨烯异质结器件，其特征在于，所述氮化硼/石墨烯异质结器件包括六方氮化硼材料层和石墨烯材料层，所述氮化硼和石墨烯层间的旋转角度在5°‑15°之间。本发明提供的氮化硼/石墨烯异质结器件在特定的层与层堆砌(旋转)结构，可以使异质结体系出现平带结构而导致超导现象。
- 穿过沟槽的选择性锗P接触金属化-201610088996.5
- G·A·格拉斯;A·S·莫西;T·甘尼 - 英特尔公司
- 2011-09-30 - 2019-06-28 - H01L29/165
- 本申请涉及穿过沟槽的选择性锗P接触金属化，公开了用于形成相对于常规器件具有减小的寄生接触电阻的晶体管器件的技术。这些技术例如可利用标准接触叠层(诸如硅或硅锗(SiGe)源/漏区上的一系列金属)来实现。根据这样的实施例的一个示例，在源/漏和接触金属之间设置中间硼掺杂锗层以显著减小接触电阻。根据本公开，许多晶体管配置和合适的制造工艺将显而易见，包括平面和非平面的晶体管结构(例如FinFET)以及应变和非应变的沟道结构。可使用渐变缓冲来减小失配位错。这些技术尤其适用于实现p型器件，但在需要时也可用于n型器件。
- 一种用于微波无线充电的肖特基二极管及其制备方法-201811620046.8
- 李雯 - 西安科锐盛创新科技有限公司
- 2018-12-28 - 2019-04-30 - H01L29/165
- 本发明涉及一种用于微波无线充电的肖特基二极管及其制备方法，包括如下步骤：(a)选取衬底；(b)在所述衬底上形成应变GeSn层；(c)在所述应变GeSn层上形成第一金属电极；(d)在所述衬底下表面形成第二金属电极。本发明采用Si作为衬底，并采用应变GeSn作为肖特基接触的半导体部分，使肖特基二极管具有较高的电子迁移率，适用于微波无线传输系统等，可以提升能量转换效率；本发明的应力施加方式，工艺简单。
- 一种用于无线能量传输的肖特基二极管及整流电路-201811621007.X
- 薛磊;李雯 - 西安科锐盛创新科技有限公司
- 2018-12-28 - 2019-04-30 - H01L29/165
- 本发明涉及一种用于无线能量传输的肖特基二级管及整流电路，所述肖特基二级管包括：Si衬底、第一Ge层、张应变Ge层、第二N型Ge1‑xSnx层、第三N型Ge1‑xSnx层、Al金属层和W金属层，其中，第一Ge层设置在Si衬底的表面；张应变Ge层设置在第一Ge层的表面；第二N型Ge1‑xSnx层设置在张应变Ge层的表面；第三N型Ge1‑xSnx层内嵌在第二N型Ge1‑xSnx层中；Al金属层设置在第三N型Ge1‑xSnx层的表面上；W金属层设置在第二N型Ge1‑xSnx层的预设肖特基接触区域内。应用本发明实施例，能够提高肖特基二极管的电子迁移率，从而提升微波无线能量传输系统的最大转换效率。
- 一种硅基遂穿场效应晶体管结构-201611072440.3
- 刘丽蓉;王勇;丁超 - 东莞市广信知识产权服务有限公司;东莞华南设计创新院
- 2016-11-29 - 2017-05-31 - H01L29/165
- 本发明提供一种硅基遂穿场效应晶体管结构，其包括一半绝缘硅衬底片，一N型掺杂的硅半导体层，一P型掺杂的硅锗半导体层，一氧化硅绝缘层，一位于N型掺杂的硅半导体层和P型硅锗层之间的栅介质层，一钨硅合金栅金属电极，一在N型掺杂的硅半导体层上形成的漏端金属电极，一在P型掺杂的硅锗半导体层上形成的源端金属电极。
- 石墨烯基复合结构及其制备方法-201210403400.8
- 段文晖;李元昌;陈鹏程;吴健;顾秉林 - 清华大学;鸿富锦精密工业（深圳）有限公司
- 2012-10-22 - 2016-10-19 - H01L29/165
- 本发明提供一种石墨烯基复合结构，其包括一石墨烯层、一过渡金属层和一碳化硅基底，所述石墨烯层、过渡金属层和碳化硅基底依次层叠设置，构成一三明治结构，其中，所述石墨烯层与过渡金属层之间以及所述过渡金属层与碳化硅基底之间均通过d‑p轨道杂化结合。本发明提供的石墨烯基复合结构在具有足够高的机械强度和热稳定性的同时具有近似于单层石墨烯的电子传输性能，可广泛应用于各种半导体器件及微纳米电子器件中。本发明还提供一种石墨烯基复合结构的制备方法。
- 具有硅锗低接触电阻的PIN二极管及其形成方法-201080041550.8
- 阿伯吉特·班德亚帕德耶;侯坤;斯蒂文·麦克斯韦 - 桑迪士克3D公司
- 2010-09-07 - 2012-08-15 - H01L29/165
- 本发明描述了半导体PIN二极管及其形成方法。在一方面，在被掺杂成具有一种传导率(p+或n+)的区和到PIN二极管的电触头之间形成SiGe区。该SiGe区可用于减小接触电阻，其可增加正向偏置电流。掺杂区在SiGe区下方延伸，使其处于SiGe区和二极管的本征区之间。PIN二极管可由硅形成。在SiGe区下方的掺杂区可用于防止由于增加的SiGe区而引起反向偏置电流增加。在一个实施例中，形成SiGe区，使得在存储器阵列中的向上指向的PIN二极管的正向偏置电流与向下指向的PIN二极管的正向偏置电流充分匹配，这可当这些二极管与三维存储器阵列中的R/W材料一起使用时实现更好的切换结果。
- 专利分类
