[发明专利]集成电路装置及集成电路装置的制造方法在审
申请号: | 201980001614.2 | 申请日: | 2019-03-12 |
公开(公告)号: | CN111213238A | 公开(公告)日: | 2020-05-29 |
发明(设计)人: | 位田友哉;北本克征 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L27/11573 | 分类号: | H01L27/11573;H01L21/336;H01L21/8234;H01L27/088;H01L27/11526;H01L27/11556;H01L27/11582;H01L29/78;H01L29/788;H01L29/792 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的实施方式的集成电路装置具有衬底、第1晶体管、绝缘层、第1接点、第2接点、及第1单晶部。所述第1晶体管具有第1栅极电极、以及设置在所述衬底的第1源极区域及第1漏极区域。所述第1接点面向所述第1栅极电极。所述第2接点面向所述第1源极区域与所述第1漏极区域中的一区域即第1区域。所述第1单晶部设置在所述第1区域上而形成相对于所述第1区域表面的凸部,且位于所述第1区域与所述第2接点之间。 | ||
搜索关键词: | 集成电路 装置 制造 方法 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201980001614.2/,转载请声明来源钻瓜专利网。
- 上一篇:内容修正的方法、媒体客户端和非暂时性计算机可读媒体
- 下一篇:发光装置
- 同类专利
- 形成微电子装置的方法以及相关的微电子装置及电子系统-202080093042.8
- K·R·帕雷克;P·泰萨里欧;合田晃 - 美光科技公司
- 2020-12-17 - 2022-08-30 - H01L27/11573
- 一种微电子装置包括存储器阵列区、控制逻辑区及额外控制逻辑区。所述存储器阵列区包括:堆叠结构,其包括竖直交替的导电结构与绝缘结构;及位于所述堆叠结构内的存储器单元的竖直延伸串。所述控制逻辑区下伏于所述堆叠结构,且包括经配置以实现所述存储器单元的竖直延伸串的控制操作的一部分的控制逻辑装置。所述额外控制逻辑区上覆于所述堆叠结构,且包括经配置以实现所述存储器单元的竖直延伸串的所述控制操作的额外部分的额外控制逻辑装置。还描述了形成微电子装置的方法以及额外微电子装置及电子系统。
- 包含跨不同分层共享字线驱动器的三维存储器器件及其制造方法-202180006694.8
- 小川裕之;大和田健;虫贺光昭 - 桑迪士克科技有限责任公司
- 2021-06-09 - 2022-07-08 - H01L27/11573
- 一种半导体结构包括:外围电路;第一三维存储器阵列,该第一三维存储器阵列覆盖在该外围电路上面,并且包括第一绝缘层与包含第一字线和第一选择线的第一导电层的第一交替堆叠,以及竖直延伸穿过该第一交替堆叠的第一存储器堆叠结构;和第二三维存储器阵列,该第二三维存储器阵列覆盖在该第一三维存储器阵列上面,并且包括第二绝缘层与包含第二字线和第二选择线的第二导电层的第二交替堆叠,以及竖直延伸穿过该第二交替堆叠的第二存储器堆叠结构。该外围电路包括具有第一字线驱动器输出节点的第一字线驱动器电路,这些第一字线驱动器输出节点电连接到这些第一字线中的至少一些第一字线和这些第二字线中的至少一些第二字线,并且每个第一字线电连接到相应的第二字线。
- 有高K金属栅极的嵌入式SONOS和高压选择栅极及其制造方法-202080052672.0
- 拉姆库马尔·克里希纳斯瓦米;文卡特拉曼·普拉巴卡尔 - 英飞凌科技有限责任公司
- 2020-07-22 - 2022-04-12 - H01L27/11573
- 提供了半导体器件及其制造方法。半导体器件可以具有存储器阵列,该存储器阵列具有各自包括非易失性存储器(NVM)晶体管和作为选择晶体管的高压(HV)场效应晶体管(FET)的双晶体管(2T)存储器单元。所述器件还包括逻辑区,其中,HV FET、输入/输出(I/)FET和低电压(LV)/核心FET形成于逻辑区上。还描述了其他实施方式。
- 三维闪存及其操作方法-202080030718.9
- 宋润洽 - 三星电子株式会社
- 2020-04-22 - 2021-11-30 - H01L27/11573
- 公开了一种三维闪存。根据一个实施方式,该三维闪存具有升压面积被减小的结构、对其应用小块的结构、对其应用COP并且布线工艺被简化的结构、或对其应用对称的U形BiCs的结构。
- 具有提高的集成度的三维闪存及其制造方法-202080015493.X
- 宋润洽 - 三星电子株式会社
- 2020-01-28 - 2021-10-01 - H01L27/11573
- 公开了一种具有提高的集成度的三维闪存及其制造方法。根据一个实施方式,一种三维闪存可以包括:至少一个垂直串,在衬底上在一个方向上延伸,并包括在所述一个方向上延伸的沟道层和在所述一个方向上延伸从而围绕沟道层的电荷存储层;多个电极层,被堆叠从而垂直地连接到所述至少一个垂直串;以及嵌入在衬底中的源极线。
- 包含接合到集成外围设备和系统管芯的存储器管芯的接合组件及其制造方法-201980079346.6
- 张艳丽;崔志欣;西田昭夫;J·阿尔斯迈耶;李燕;S·斯普劳斯 - 桑迪士克科技有限责任公司
- 2019-11-25 - 2021-07-23 - H01L27/11573
- 一种接合组件包括接合到支撑管芯的存储器管芯。该存储器管芯包含至少一个三维存储器元件阵列、存储器管芯介电材料层和存储器管芯接合垫。该支撑管芯包含:至少一个外围电路,该至少一个外围电路包括互补金属氧化物半导体(CMOS)器件并且被配置为生成用于该至少一个三维存储器元件阵列的控制信号并从其接收感测信号;和功能模块,该功能模块被配置为提供与至少一个三维存储器元件阵列的操作无关的功能。该功能模块可包括纠错码(ECC)模块、被配置为与位于存储器管芯外部的外部处理器模块进行交互的存储器模块、微处理器单元模块、无线通信模块和/或系统级控制器模块。
- 具有高K金属栅极的嵌入式SONOS及其制造方法-201880072893.7
- 克里希纳斯瓦米·库马尔 - 经度快闪存储解决方案有限责任公司
- 2018-09-13 - 2020-10-20 - H01L27/11573
- 提供了半导体器件及其制造方法。这些半导体器件可以具有:非易失性存储器(NVM)晶体管,该NVM晶体管包括电荷俘获层和阻挡电介质;第一类型的场效应晶体管(FET),该第一类型的FET包括具有第一厚度的第一栅极电介质;第二类型的FET,该第二类型的FET包括具有第二厚度的第二栅极电介质;以及第三类型的FET,该第三类型的FET包括具有第三厚度的第三栅极电介质。在一些实施例中,该第一栅极电介质、该第二栅极电介质和该第三栅极电介质包括高介电常数(高K)电介质层,并且该第一厚度大于该第二厚度,该第二厚度大于该第三厚度。还描述了其他实施例。
- 用于三维存储器的外围电路的保护性结构以及制作方法-201880005606.0
- 霍宗亮;周文斌;赵治国;唐兆云;熊海林 - 长江存储科技有限责任公司
- 2018-09-27 - 2020-08-25 - H01L27/11573
- 半导体存储器器件(800)包括具有第一区(103)、第二区(105)以及第三区(106)的衬底(101),第一区(103)具有外围器件,第二区(105)具有一个或多个存储器阵列,且第三区(106)在第一区(103)与第二区(105)之间。半导体存储器器件(800)还包括针对外围器件的保护性结构(862)。半导体存储器器件(800)的针对外围器件的保护性结构(862)包括第一电介质层(232)以及被设置在第一电介质层上的阻挡层(242)。半导体存储器器件(800)的针对外围器件的保护性结构(862)还包括被形成在阻挡层的侧壁(342t)和第一电介质层的侧壁(232s)上的电介质间隙壁(652s),其中,保护性结构(862)被设置在第一区(103)和第三区(106)的至少一部分之上。
- 集成电路装置及集成电路装置的制造方法-201980001614.2
- 位田友哉;北本克征 - 东芝存储器株式会社
- 2019-03-12 - 2020-05-29 - H01L27/11573
- 本发明的实施方式的集成电路装置具有衬底、第1晶体管、绝缘层、第1接点、第2接点、及第1单晶部。所述第1晶体管具有第1栅极电极、以及设置在所述衬底的第1源极区域及第1漏极区域。所述第1接点面向所述第1栅极电极。所述第2接点面向所述第1源极区域与所述第1漏极区域中的一区域即第1区域。所述第1单晶部设置在所述第1区域上而形成相对于所述第1区域表面的凸部,且位于所述第1区域与所述第2接点之间。
- 用薄栅极多晶硅形成高电压晶体管的方法-201880041674.2
- 陈春;J·朴;金恩顺;姜仁国;姜成泽;张国栋 - 赛普拉斯半导体公司
- 2018-07-12 - 2020-02-21 - H01L27/11573
- 公开了一种半导体器件及其制造方法。该方法包括在外围区域中的衬底的表面上形成的栅极电介质上沉积多晶硅栅极层,在多晶硅栅极层上形成电介质层,以及在电介质层上沉积高度提高(HE)膜。然后,对HE膜、电介质层、多晶硅栅极层和栅极电介质进行图案化,以便在外围区域中形成高压场效应晶体管(HVFET)栅极。执行高能量注入以在邻近HVFET栅极的衬底中的源极区域或漏极区域中形成至少一个轻掺杂区域。然后去除HE膜,并在外围区域中的衬底上形成低压(LV)逻辑FET。在一个实施例中,LV逻辑FET是高k金属栅极逻辑FET。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的