[发明专利]具有可调节电流源/宿以降低延迟对工艺和供电电压变化的灵敏度的基于反相器的延迟元件在审
| 申请号： | 202280009902.4 | 申请日： | 2022-02-18 |
| 公开（公告）号： | CN116803007A | 公开（公告）日： | 2023-09-22 |
| 发明（设计）人： | M·费尔奇;A·塞图拉姆 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03K5/134 | 分类号： | H03K5/134 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 刘奇 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： |
一种延迟元件(300)包括栅极被配置为接收第一控制电压(VBP)的第一组场效应晶体管FET(M1N)；分别与第一组FET(M1N)串联耦合在第一电压轨(VDD)与第一节点(n1)之间的第二组FET(/MSN)，第二组FET包括被配置为分别接收一组互补选择信号(/SN)的栅极；包括被配置为分别接收一组非互补选择信号(SN)的栅极的第三组FET(MSN)；分别与第三组FET串联耦合在第二节点(n2)与第二电压轨(VSS)之间的第四组FET(M4N)，第四组FET包括被配置为接收第二控制电压(VBN)的栅极；以及耦合在第一节点和第二节点之间的反相器(310)，该反相器包括被配置为接收输入信号(S |
||
| 搜索关键词： | 具有 调节 电流 降低 延迟 工艺 供电 电压 变化 灵敏度 基于 反相器 元件 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202280009902.4/，转载请声明来源钻瓜专利网。
- 上一篇：经涂布的加氢处理催化剂
- 下一篇：指示用于上行链路重复的资源集
- 同类专利
- 具有可调节电流源/宿以降低延迟对工艺和供电电压变化的灵敏度的基于反相器的延迟元件-202280009902.4
- M·费尔奇;A·塞图拉姆 - 高通股份有限公司
- 2022-02-18 - 2023-09-22 - H03K5/134
- 一种延迟元件(300)包括栅极被配置为接收第一控制电压(VBP)的第一组场效应晶体管FET(M1N)；分别与第一组FET(M1N)串联耦合在第一电压轨(VDD)与第一节点(n1)之间的第二组FET(/MSN)，第二组FET包括被配置为分别接收一组互补选择信号(/SN)的栅极；包括被配置为分别接收一组非互补选择信号(SN)的栅极的第三组FET(MSN)；分别与第三组FET串联耦合在第二节点(n2)与第二电压轨(VSS)之间的第四组FET(M4N)，第四组FET包括被配置为接收第二控制电压(VBN)的栅极；以及耦合在第一节点和第二节点之间的反相器(310)，该反相器包括被配置为接收输入信号(S
- 面积高效的非重叠信号生成器-202180010402.8
- 周曲波;王彦 - 高通股份有限公司
- 2021-01-21 - 2022-09-06 - H03K5/134
- 本公开的某些方面通常涉及一种功率级(100)。功率级通常包括第一晶体管(122)；第二晶体管(120)，其漏极耦合到第一晶体管的漏极；第一栅极驱动电路(102)，耦合在功率级(105)的输入节点与第一晶体管(122)的栅极之间；以及第二栅极驱动电路(104)，具有耦合在输入节点与第二晶体管的栅极之间的第一信号路径(慢路径：140)。在某些方面中，第二栅极驱动电路包括位于第一信号路径中的多个缓冲器(180、182、184、186)；以及多个电子器件(170、172、196、198)，耦合到多个缓冲器并且被配置为施加与驱动第二晶体管(120)的栅极相关联的延迟以跟踪与经由第一栅极驱动电路(102)驱动第一晶体管(122)的栅极相关联的延迟。
- 可变延迟电路-201780084550.8
- 慕丰浩 - 瑞典爱立信有限公司
- 2017-01-24 - 2019-09-13 - H03K5/134
- 公开了一种可通过锁存电路及利用一个或多个可通过锁存电路构造的可变延迟链。可通过锁存电路包括动态锁存器，所述动态锁存器包括第一P型晶体管(MPI)、第一N型晶体管(MNI)、第二P型晶体管(MPD)、第二N型晶体管(MND)和时钟输入电路装置。可通过锁存电路还包括控制开关(120)，所述控制开关(120)连接在所述第二P型晶体管的栅极和所述第二N型晶体管的栅极之间。所述控制开关具有接通状态和关断状态，并且所述可通过锁存电路配置为通过控制所述控制开关的状态来具有不同的延迟。
- 可重构的延迟电路及使用该延迟电路的延迟监测电路、偏差校正电路、偏差测定方法和偏差校正方法-201480043962.3
- 小野寺秀俊;伊斯拉姆·A.K.M·曼弗祖 - 国立研究开发法人科学技术振兴机构
- 2014-07-29 - 2018-09-25 - H03K5/134
- 延迟电路(10)包含第一反转电路和第二反转电路，所述第一反转电路包含上拉电路(2)和下拉电路(3)，所述第二反转电路包含上拉电路(4)和下拉电路(5)。延迟电路还包含：第一通道晶体管(6)，其在电源电位和输出节点之间与第一反转电路的上拉电路串联连接；第二通道晶体管(7)，其在接地电位和输出节点(Out)之间与第一反转电路的下拉电路(2)串联连接；第三通道晶体管(8)，其串联插入到输入节点(In)和第二反转电路的上拉电路之间；以及第四通道晶体管(9)，其串联连接于输入节点和第二反转电路的下拉电路之间。延迟电路的延迟特性能够通过在第一至第四通道晶体管的栅极上施加的控制信号(C1～C4)的组合来改变。
- 专利分类
