[发明专利]一种基于开发板的存储器验证方法、装置及介质在审
| 申请号： | 202311189464.7 | 申请日： | 2023-09-15 |
| 公开（公告）号： | CN116935939A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 张秀杰;余玉 | 申请（专利权）人： | 合肥康芯威存储技术有限公司 |
| 主分类号： | G11C29/36 | 分类号： | G11C29/36;G11C29/42 |
| 代理公司： | 上海汉之律师事务所 31378 | 代理人： | 林安安 |
| 地址： | 230601 安徽省合肥市经济技术*** | 国省代码： | 安徽;34 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本申请提供一种基于开发板的存储器验证方法、装置及介质，该方法包括：下发命令队列至闪存设备，以使所述闪存设备根据所述命令队列执行初始化，其中，所述初始化包括配置数据传输参数；基于所述数据传输参数进行传输频率调节以将目标数据传输至所述闪存设备；根据所述闪存设备的响应数据确定开发板的状态寄存器对应的显示数据，以基于所述显示数据确定验证结果。本申请可有效简化构造数据传输报错信息的方式，不依赖于外部测试环境，可降低验证成本。 | ||
| 搜索关键词： | 一种 基于 开发 存储器 验证 方法 装置 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥康芯威存储技术有限公司，未经合肥康芯威存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202311189464.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于开发板的存储器验证方法、装置及介质-202311189464.7
- 张秀杰;余玉 - 合肥康芯威存储技术有限公司
- 2023-09-15 - 2023-10-24 - G11C29/36
- 本申请提供一种基于开发板的存储器验证方法、装置及介质，该方法包括：下发命令队列至闪存设备，以使所述闪存设备根据所述命令队列执行初始化，其中，所述初始化包括配置数据传输参数；基于所述数据传输参数进行传输频率调节以将目标数据传输至所述闪存设备；根据所述闪存设备的响应数据确定开发板的状态寄存器对应的显示数据，以基于所述显示数据确定验证结果。本申请可有效简化构造数据传输报错信息的方式，不依赖于外部测试环境，可降低验证成本。
- 半导体器件的测试模式设置电路和方法-201811172070.X
- 文弘基 - 爱思开海力士有限公司
- 2018-10-09 - 2023-10-20 - G11C29/36
- 本发明提供一种半导体器件的测试模式设置电路和方法。测试模式设置电路包括：第一测试模式设置块，其适用于在启动操作的第一时段期间基于时钟信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；以及第二测试模式设置块，其适用于：在启动操作的第二时段期间基于第一数据和从非易失性存储器输出的第二数据来设置进入第二测试模式，或者在正常操作期间基于通过命令和地址的组合而生成的设置信号来设置进入第二测试模式。
- 一种基于循环测试的废旧设备覆写方案库搭建方法-202011235032.1
- 汤健;王天峥;周晓钟;王丹丹 - 北京工业大学
- 2020-11-08 - 2023-10-10 - G11C29/36
- 本发明公开一种基于循环测试的废旧设备覆写方案库搭建方法，包括信息提取模块、覆写方案执行模块、覆写方案效果评估模块、覆写测试模块以及覆写方案库。通过对覆写方案库中未知设备型号进行分析和循环测试，以达到方案库不断扩充的目的。
- 接口电路性能的评估方法及相关设备-202011015986.1
- 林峰;吴增泉 - 长鑫存储技术有限公司
- 2020-09-24 - 2023-09-05 - G11C29/36
- 本公开关于一种接口电路性能的评估方法及装置、电子设备和计算机可读存储介质，属于半导体技术领域。所述接口电路用于根据数据选通时钟接收数据信号，所述方法包括：扫描所述接口电路的参考电压，获得各个参考电压；扫描所述数据选通时钟对所述数据信号的采样点；获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果；根据所述测试结果生成数据眼图。通过本公开实施例提供的方案，能够结合对参考电压的扫描来检测接口电路的性能。
- 测试方法、装置、电子设备和计算机可读存储介质-202310297170.X
- 庄勇;孙凯 - 长鑫存储技术有限公司
- 2023-03-24 - 2023-08-18 - G11C29/36
- 本公开提供一种测试方法、装置、电子设备和计算机可读存储介质，属于集成电路测试技术领域。该测试方法包括：根据目标测试图形对半导体存储装置中的n个存储体组进行并行测试，其中，可以按照目标读写方式对半导体存储装置中的每个存储体组进行故障检测，使得每个存储体组执行测试的实际时长小于或等于半导体存储装置执行存储器内建自测试的时长阈值；n为大于1的整数。
- 用于存储器系统中的错误控制的基于温度的加扰-202211311625.0
- C·J·比布 - 美光科技公司
- 2022-10-25 - 2023-06-02 - G11C29/36
- 本申请案涉及用于存储器系统中的错误控制的基于温度的加扰。描述供存储器系统用于当在不同温度下写入数据时使用不同扰码参数来对所述数据进行加扰的技术。使用基于写入所述数据时的温度的扰码参数来对所述数据进行加扰可减少由在极端温度下操作存储器单元引入到所述数据中的错误。
- 自测试控制器以及用于控制自测试的方法-201880011527.0
- A·贾恩;N·布珊辛;R·古拉蒂;P·布彦;R·K·金杰;R·亚沃布 - 高通股份有限公司
- 2018-01-26 - 2023-05-30 - G11C29/36
- 一种自测试控制器(100)，包括被配置为存储测试模式的存储器(104)、配置寄存器(102)和存储器数据组件。使用各种技术将测试模式编码在存储器中以便节省存储空间。通过使用配置参数，存储器数据组件被配置为译码测试模式并且在多个测试核(706)上执行多个内置自测试。所描述的技术允许在利用存储器中的较少空间的同时动态地执行内置自测试。
- 存储装置及其制造、测试和数据保护方法-202310099881.6
- 裴聪健 - 长江存储科技有限责任公司
- 2021-04-15 - 2023-05-05 - G11C29/36
- 本公开提供了存储装置及其制造、测试和数据保护方法。根据本公开的一种制造存储装置的方法，存储装置包括封装有控制器和存储器的封装部，以及从封装部暴露出的测试引脚，该方法包括：将控制器和/或存储器中功能电路引出端对应的测试焊盘与测试引脚连接；以及配置控制器，使得控制器能够响应于施加至测试引脚、并经由测试焊盘接收到的激励信号，触发对功能电路的测试。
- 存储装置及其制造、测试和数据保护方法-202110404823.0
- 裴聪健 - 长江存储科技有限责任公司
- 2021-04-15 - 2023-02-28 - G11C29/36
- 本公开提供了存储装置及其制造、测试和数据保护方法。根据本公开的一种制造存储装置的方法，存储装置包括封装有控制器和存储器的封装部，以及从封装部暴露出的测试引脚，该方法包括：将控制器和/或存储器中功能电路引出端对应的测试焊盘与测试引脚连接；以及配置控制器，使得控制器能够响应于施加至测试引脚、并经由测试焊盘接收到的激励信号，触发对功能电路的测试。
- 存储器的测试方法、装置、设备及介质-202211037967.8
- 楚西坤 - 长鑫存储技术有限公司
- 2022-08-26 - 2022-11-22 - G11C29/36
- 本公开提供了一种存储器的测试方法、装置、设备及介质，涉及半导体技术领域。该方法包括：针对存储器中的测试存储阵列进行至少一次读写操作测试，其中，在每次读写操作测试中，执行如下步骤：获取本次读写操作测试所对应的读写时序图，其中，读写时序图为本次读写操作所对应的控制信号序列的时序图，各阶段中的预充电阶段的实际预充电时长为本次读写操作测试所对应的测试预充电时长；根据读写时序图和预设异常判定条件，确定本次读写操作测试的测试结果，测试结果用于表征存储器在测试预充电时长下是否发生因待机模式造成的读写异常。根据本公开实施例，能够准确测试待机模式对存储器读写的影响。
- 模式控制结构、测试模式控制方法及存储器-202210806666.0
- 鲍杰 - 长鑫存储技术有限公司
- 2022-07-08 - 2022-10-18 - G11C29/36
- 本公开涉及半导体电路设计领域，特别涉及一种模式控制结构、测试模式控制方法及存储器，包括：配置模块，用于接收存储器的预控制信号和模式寄存器的模式选择信号，若所述预控制信号有效，则基于所述模式选择信号生成中间控制信号；传输模块，基于所述模式解码信号和所述中间控制信号生成测试复位信号；控制单元，设置于所述传输模块中，用于接收复位消除信号，被配置为，基于所述复位消除信号去除所述测试复位信号中包含的所述复位脉冲；测试信号生成模块，被配置为，基于所述测试复位信号生成测试指示信号；当A7位设置为0，消除存储器内部产生的DFT复位信号，使得存储器的测试指示信号避免被复位，存储器可以稳定地处于测试模式下进行测试。
- 测试命令序列自动校准方法、测试机台、设备及存储介质-202210872384.0
- 李钰;王彬彬 - 长鑫存储技术有限公司
- 2022-07-20 - 2022-10-04 - G11C29/36
- 本公开实施例涉及半导体技术领域，提供一种测试命令序列自动校准方法、测试机台、计算机设备以及存储介质，测试命令序列自动校准方法包括：根据发送顺序存储欲将发送至动态随机存取存储器的ACTIVE‑1命令、至少一个非激活命令和与ACTIVE‑1命令对应的ACTIVE‑2命令，并形成命令缓存序列；判断命令缓存序列中的命令之间是否满足命令间最小时延，将不符合命令间最小时延的命令标记为无效命令；根据存储的先后顺序依次发送存储的命令缓存序列中的有效命令至动态随机存取存储器，其中，有效命令为命令缓存序列中未被标记为无效命令的命令。本公开实施例通过对命令进行两次筛选，至少有利于提高命令缓存序列中未被标记为无效命令的命令后续被成功执行的概率。
- 一种芯片读写检测方法、装置、控制器及介质-202210430968.2
- 李创锋;王江涛 - 深圳市金泰克半导体有限公司
- 2022-04-22 - 2022-08-12 - G11C29/36
- 本发明涉及一种芯片读写检测方法、装置、控制器及介质，涉及半导体芯片测试技术领域，该方法包括：获得互转数据；往所述半导体芯片的所有所述存储单元写入所述互转数据；翻转所述半导体芯片的所述读写电路，以使所述互转数据进行相互转换；随机选取未标记的存储单元作为待测存储单元；判断是否转换成功；若转换成功，则标记所述待测存储单元；判断是否存在未标记的存储单元；若存在未标记的存储单元，跳转步骤；若均已标记，判断步骤的执行次数是否达到预设的次数阈值；若未达到预设的次数阈值，跳转步骤；若达到预设的次数阈值，判定所述半导体芯片为合格芯片。以解决传统芯片测试未考虑如何不断进行刷新以保持数据的完整性的问题。
- 存储器子系统自测操作-202011455779.8
- N·A·埃克尔;K·A·本杰明 - 美光科技公司
- 2020-12-10 - 2022-07-26 - G11C29/36
- 本申请案涉及存储器子系统自测操作。一种方法包含通过存储器子系统控制器的组件，请求对与可耦合到所述控制器的存储器装置相关联的数据路径的控制。所述方法可包含：通过所述组件，产生对应于测试所述存储器装置的操作的数据；以及通过所述组件，致使所述数据注入到所述数据路径，使得所述数据写入到所述存储器装置。所述方法还可包括：通过所述组件，读取写入到所述存储器装置的所述数据；以及通过所述组件，确定通过所述组件从所述存储器装置读取的所述数据是否与写入到所述存储器装置的所述数据匹配。
- 一种半导体测试方法、系统及存储介质-202210038423.7
- 李顺喜;李康 - 长江存储科技有限责任公司
- 2022-01-13 - 2022-05-24 - G11C29/36
- 本申请公开了一种半导体测试方法、系统及存储介质，所述半导体测试方法包括：创建测试数据表；所述测试数据表包括第一子表和第二子表；根据预设测试流程，对待测芯片组进行测试；所述预设测试流程包括将测试数据写入所述待测芯片组和读取所述待测芯片组中的测试数据；将写入所述待测芯片组的所述测试数据存储至所述第一子表中；基于所述测试数据生成第一校验信息，并将所述第一校验信息存储至所述第二子表中；基于读取所述待测芯片组中的测试数据得到的读出数据生成第二校验信息；基于所述第一校验信息和所述第二校验信息对所述待测芯片组进行校验。
- 包括测试电路的电子器件和操作电子器件的方法-202110348592.6
- 金显承 - 爱思开海力士有限公司
- 2021-03-31 - 2022-04-22 - G11C29/36
- 本申请涉及包括测试电路的电子器件和操作电子器件的方法。一种电子器件包括图案数据生成电路和数据输入/输出(I/O)电路。图案数据生成电路基于命令/地址信号生成具有串行图案的图案数据。数据I/O电路在测试模式中基于读取操作的读取命令和内部命令输出图案数据或读取数据作为内部数据。数据I/O电路接收并存储所输出的内部数据作为用于写入操作的写入数据。
- 一种测试矢量生成装置及方法-202111547168.0
- 闫丽琴;冯建呈;王占选;郝改萍;王振华;殷晔;潘国庆;王石记 - 北京航天测控技术有限公司
- 2021-12-16 - 2022-04-05 - G11C29/36
- 本申请涉及一种测试矢量生成装置及方法，属于集成电路测试技术领域。其中，一种测试矢量生成装置，包括：功能模型模块、测试图形算法模块、测试矢量描述模块、测试矢量计算模块和矢量数据输出模块。功能模型模块用于根据从待测试存储器获取的接口信息建立测试功能模型；测试图形算法模块用于提供测试图形计算逻辑；测试矢量描述模块用于提供一个存储地址的矢量数据信息以及提供引脚定义；测试矢量计算模块用于计算待测试存储器的各个存储地址的测试矢量数据；矢量数据输出模块用于输出测试矢量数据。该装置可方便、快捷地生成应用于存储器功能测试的测试矢量数据，解决了测试矢量生成过程时间较长的技术问题，提高了存储器的测试效率。
- Nand flash存储器的数字验证方法及系统-202111385172.1
- 田淼 - 四川和芯微电子股份有限公司
- 2021-11-22 - 2022-03-25 - G11C29/36
- 本发明公开了一种Nand flash存储器的数字验证方法，其包括如下步骤：a.检测Nand flash存储器总线上的数据信息，计算并记录所述数据的长度和位置；b.随机生成不同的数据错误位置，对错误位置进行记录并排序；c.根据记录的错误位置对Nand flash存储器内的数据进行造错；d.对造错后的数据的位置进行标志。同时，本发明还公开了一种Nand flash存储器的数字验证系统。通过本发明的方案，可以在不影响原有验证环境和测试用例的前提下，真实反映实际flash存储器工作时出现的数据错误，不仅有效提高验证的可信程度，而且提升了验证的可移植性和灵活性。
- 一种绕过定制片上系统芯片进行存储芯片flash读写的测试方法-202010716342.9
- 方文栋;刘会军;曾琦波;饶金桥 - 广州航新电子有限公司
- 2020-07-23 - 2022-01-25 - G11C29/36
- 本发明提供一种绕过定制片上系统芯片进行存储芯片flash的读写测试方法，通过计算机的并口发送多组特定的二进制序列码到JTAG口的数据线TDI，借助示波器我们可以通过JTAG口的数据线TDO上观察到的码流推算出JTAG接口的指令长度、数据长度以及最高传输速度；然后我们将需要读写测试的flash芯片规格型号对应的操作指令按JTAG接口的特征参数转换为对应的二进制序列码，最后加载到计算机的并口卡；并口卡会自动匹配JTAG接口的电平并按照顺序将序列码移入片上系统芯片的引脚，同时自动隔离片上系统芯片的内部控制逻辑电路，最终准确无误地将二进制序列码传送到flash芯片的控制总线，实现对flash存储芯片的全自动读写测试。
- 一种动态随机存储器的测试方法及系统-202110329707.7
- 卢浩 - 深圳市晶存科技有限公司
- 2021-03-26 - 2021-11-30 - G11C29/36
- 本发明公开了一种动态随机存储器的测试方法及系统，具体包括以下步骤：步骤一、准备操作；步骤二、数据测试；步骤三、问题诊断；步骤四、中值选定；步骤五、问题定位；步骤六、展示记录；本发明涉及存储器测试技术领域。该动态随机存储器的测试方法及系统，通过划分出N个测试单元模块，并按照顺序将初始存储信息传递到下一个测试单元模块中，所以只需要比较第N个单元数据与第一个单元写入的数据是否一致，就可以判断该存储器的数据是否有损坏，而不需要比较全部的单元，并且采用读取N‑1单元模块数据到N单元模块内的存储方式能提高测试速度，这样不仅可以缩短测试时间，提高测试产能，还可以有效降低测试成本。
- 任意全数据非标准扇区大小支持的以软件为中心的解决方案-202110224734.8
- 斯德詹·马利西奇;迟·阿尔伯特·袁 - 爱德万测试公司
- 2021-03-01 - 2021-08-31 - G11C29/36
- 本公开提供了任意全数据非标准扇区大小支持的以软件为中心的解决方案。自动化测试设备(ATE)系统包括计算机系统，该计算机系统包括系统控制器，其中，该系统控制器通信地耦合到测试器处理器，其中，该系统控制器用于向测试器处理器发送指令。测试器处理器用于根据指令生成用于协调对被测设备(DUT)测试的命令和数据，其中，该DUT支持任意扇区大小，并且其中，测试器处理器上的软件层执行计算以能够控制测试器处理器与DUT中的任意大小的扇区之间的数据流。
- 线序测试方法、装置及电子设备-201611062297.X
- 于春雪 - 联发科技(新加坡)私人有限公司
- 2016-11-24 - 2021-08-03 - G11C29/36
- 本申请公开了一种线序测试方法、装置及电子设备。其中，该方法用于测试存储器和电子设备之间的引脚连接关系，并且该方法包括：以至少一个测试图案对存储器进行测试，得到至少一个第一数据；根据该测试图案与该存储器的引脚之间的映射关系，预估以至少一个该测试图案对该存储器进行测试时，所应得到的至少一个第二数据；以及根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系。通过上述方式，能够快速、准确地测试出存储器和电子设备之间引脚连接关系。
- 用于内嵌非操作重复命令的设备及方法-202011405222.3
- 近藤力;R·A·鲁瓦耶 - 美光科技公司
- 2020-12-03 - 2021-06-18 - G11C29/36
- 本发明的实施例涉及用于内嵌非操作NOP重复命令的设备、系统及方法。算法模式产生器APG可经加载有一组指令。一行指令可包含有效命令及NOP重复命令。所述有效命令可为在执行所述行指令时由所述APG提供的命令。所述NOP重复命令可为指示在执行所述行指令时在所述有效命令之后应发出NOP命令的次数的值。所述APG可包含NOP控制器电路(及/或相位控制器电路)，其部分基于发出NOP命令的所述次数的计数来确定何时应提供下一有效命令。
- LPDDR测试方法、装置、可读存储介质及电子设备-202011240625.7
- 孙成思;孙日欣;刘冲;雷泰 - 深圳佰维存储科技股份有限公司
- 2020-11-09 - 2021-02-09 - G11C29/36
- 本发明公开一种LPDDR测试方法、装置、可读存储介质及电子设备，以预设突发长度为单位先对待测试的LPDDR进行第一次数据读写，再以预设突发长度为单位对待测试的LPDDR进行第二次数据读写，其中数据写入时通过掩码依次选通预设突发长度中的预设位，从而实现在预设突发长度内的每一位写入第一预设数据，其余位写入第二预设数据，实现预设读写单元的按位插空访问，并且进行的是两次不同的按位插空访问，两次的背景以及插空写入的数据不同，能够构造出适合发生耦合故障的读写环境，相较于现有的顺序读写测试方式，不仅能够检测出单cell和多cell故障，也易于检测出耦合故障，提高了测试LPDDR时的故障覆盖率。
- 储存测试图案信息的存储模块、包括其的计算机系统及其测试方法-202010320795.X
- 吴知赫;姜志锡;郑俊镐 - 三星电子株式会社
- 2020-04-22 - 2021-01-15 - G11C29/36
- 一种存储模块，包括：至少一个半导体存储装置；以及测试图案存储器，其储存用于测试至少一个半导体存储装置的第一测试图案信息，并且储存在测试图案存储器中的第一测试图案信息在测试操作中被传送至主机。通过具有上述功能的存储模块，考虑到存储模块的独特的弱特性，能够进行存储测试。
- 测试图案发生器以及用于产生测试图案的方法-201911308484.5
- 姜栋皓;朴宰汉 - 爱思开海力士有限公司
- 2019-12-18 - 2020-10-27 - G11C29/36
- 本申请提供一种测试图案发生器及用于产生测试图案的方法。一种测试图案发生器包括：随机命令地址发生器，其适用于产生N个组合，每个组合为命令与地址的组合，其中N是大于或等于2的整数；地址转换器，其适用于将N个组合转换为N维地址；历史记录储存电路，其基于N维地址而被访问；以及控制器，其适用于当历史记录储存电路中基于N维地址而被访问的区域中的值指示未命中时，将N个组合分类为发布目标。
- 一种内存测试方法-201910239953.6
- 庞潇 - 苏州浪潮智能科技有限公司
- 2019-03-27 - 2019-07-02 - G11C29/36
- 本发明公开了一种内存测试方法，包括以下步骤：步骤一，写入数据到所有内存空间；步骤二，将步骤一写入的数据取反后间隔地写入内存空间，写入的地址按照设定步长跳变；步骤三，读取步骤二中写入取反数据的内存空间相邻地址的数据，和步骤一中写入数据比较，不一致则报错。本发明能够在测试环节通过对数据类型和地址空间的组合，在测试和生产时排除掉有风险的内存，仅使用品质高的内存，可以有效保证服务器的稳定运行，快速测试出内存错误。
- 双倍速率同步动态随机存储器稳定性测试方法及系统-201810362042.8
- 孙进伟;李洋;杨元成;陈世雷;李金亭;王萧 - 青岛海信电器股份有限公司
- 2018-04-20 - 2018-09-28 - G11C29/36
- 本发明提供一种双倍速率同步动态随机存储器稳定性测试方法及系统。图形处理器在DDR的第一内存区域中填充数据，并将填充的数据复制到DDR的第二内存区域中，完成数据的读取和写入。图形处理器对比设定的预设特征值与第二内存区域中的数据，进而确定DDR稳定性测试结果。大量数据的读取和写入能够增加DDR处理数据的压力，便于检测出DDR的处理数据能力，进而在判断DDR稳定性时，能够提高判断的准确性。大量数据的读取和写入均由图形处理器完成，并没有占用CPU的运算资源，且图形处理器能够快速完成数据处理，因此，通过图形处理器检测DDR稳定性能够大大提高DDR稳定性测试的测试速度和测试效率，且不占用CPU的运算资源。
- 集成电路芯片和半导体存储器件-201210073977.7
- 都昌镐 - 海力士半导体有限公司
- 2012-03-20 - 2017-04-12 - G11C29/36
- 本发明公开了一种集成电路芯片和半导体存储器件。所述集成电路芯片包括内部电路，所述内部电路被配置成产生输出数据；反相判定单元，所述反相判定单元被配置成根据与所述集成电路芯片的状态有关的状态信息将反相信号激活/去激活；以及信号输出电路，所述信号输出电路被配置成响应于所述反相信号而将所述输出数据反相或不将所述输出数据反相，并输出反相的或未反相的输出数据。
- 半导体器件-200610142094.1
- 山崎雅文;铃木孝章;中村俊和;江渡聪;三代俊哉;佐藤绫子;米田隆之;川村典子 - 富士通株式会社
- 2002-05-22 - 2007-03-14 - G11C29/36
- 逻辑芯片和被此逻辑芯片存取的存储芯片安装在同一封装中。在第一测试方式下逻辑芯片的模式发生器运行以便为存储芯片产生内部测试模式。模式选择器在第一测试方式下选择从模式发生器输出的内部测试模式，在第二测试方式下选择通过测试终端提供的外部测试模式，并把所选择的测试模式输出到存储芯片。根据方式选择信号，使用在逻辑芯片中产生的内部测试模式(第一测试模式)或者从外部提供的外部测试模式(第二测试模式)，安装在封装中的存储芯片得到测试。
- 专利分类
