[发明专利]带有分支机构的仿真协处理器无效
| 申请号： | 02801172.4 | 申请日： | 2002-04-02 |
| 公开（公告）号： | CN1461436A | 公开（公告）日： | 2003-12-10 |
| 发明（设计）人： | A·J·宾克;A·奥克斯泰恩;P·F·霍根迪克;H·W·J·范德维尔 | 申请（专利权）人： | 皇家菲利浦电子有限公司 |
| 主分类号： | G06F9/318 | 分类号： | G06F9/318;G06F9/32 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明;王勇 |
| 地址： | 荷兰艾恩*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 通过使IPC(16)将IPC分支指令翻译成CPU分支指令，解决了CPU(10)的程序计数器(14)和指令路径协处理器(IPC)(16)的字节代码计数器(18)之间的不匹配的问题，其中，CPU分支指令隐含地指示相应的IPC分支指令是否应该进行，以及CPU分支指令将使得CPU(10)将其自己的程序计数器(14)设置到IPC范围中的一个安全的位置以避免溢出。 | ||
| 搜索关键词： | 带有 分支机构 仿真 处理器 | ||
【主权项】：
1.一种用于指令路径协处理器分支处理的数据处理装置包括具有程序计数器(PC)(14)的中央处理单元(CPU)(10)和指令路径协处理器(IPC)(16)，其特征在于，IPC(16)可操作以便为一个用于读出CPU(10)的地址状态信息的相应的分支指令计算一个分支目标地址，以及，CPU(10)的PC(14)可操作以便被调整为使得其中的一个当前地址值落入IPC(16)的有效地址范围内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家菲利浦电子有限公司，未经皇家菲利浦电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02801172.4/，转载请声明来源钻瓜专利网。
- 上一篇：棉籽蛋白的提取工艺
- 下一篇：蟑螂卵作为饲料的用途
- 同类专利
- 一种处理器、处理方法及相关设备-202080105555.6
- 王锦 - 华为技术有限公司
- 2020-09-29 - 2023-07-28 - G06F9/318
- 本发明公开了一种处理器、处理方法及相关设备，其中，包括数据选择单元、与数据选择单元连接的指令译码单元和M行*N列通用寄存器组；指令译码单元，用于对输入的X条指令进行译码，获取X条指令各自的至少一个源操作数地址，共计Y个源操作数地址；并将Y个源操作数地址发送至数据选择单元；Y个源操作数地址中的每一个源操作数地址中包括至少一个列地址位、至少一个行地址位和至少一个目标地址位；数据选择单元，用于根据第i个源操作数地址中包括的至少一个列地址位、至少一个行地址位和至少一个目标地址位在M行*N列通用寄存器组中访问第i个源操作数地址对应的通用寄存器，获取对应的源操作数。采用本发明，可以减少操作数的选数代价。
- 一种指令功能重构的方法、系统、设备和存储介质-202310032222.0
- 邹晓峰;李拓;李仁刚 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-01-10 - 2023-04-18 - G06F9/318
- 本发明提供一种指令功能重构的方法、系统、设备和存储介质，方法包括：根据预留的扩展指令数量和逻辑容量设计实现扩展指令功能，并将逻辑代码转化成可编程逻辑的配置信息；根据所述配置信息对指令按照取指、译码、派发的顺序执行；根据指令译码产生的指令类型和指令使能信号确定是否为扩展指令；以及将扩展指令经前端转换接口传输到可编程逻辑构建的指令计算执行段，计算完成后经扩展指令后端转换接口输出结果。本发明采用可编程逻辑来实现指令功能重构的方法，并且充分利用了RISC‑V架构指令集可扩展的特点，实现了处理器指令集的硬件可变，能够适应当前算法需求多变的发展趋势，对于加速新型计算，提高算法执行效率具有重要作用。
- 一种指令控制方法、装置及电子设备-202211522015.5
- 胡起;牛根;曾露 - 龙芯中科技术股份有限公司
- 2022-11-30 - 2023-03-21 - G06F9/318
- 本发明实施例提供一种指令控制方法、装置及电子设备，该方法包括：识别目标程序中的待控制指令，并将所述待控制指令修改为目标指令；获取控制状态寄存器的使能状态信息；根据所述使能状态信息确定是否对所述目标指令对应的使能控制位进行标记；若所述目标指令对应的使能控制位被标记，则确定所述目标指令为无效指令，并顺序执行下一条指令。其中，所述目标指令满足以下至少一项：所述目标指令的操作码为目标操作码，所述目标操作码用于指示所述目标指令被所述控制状态寄存器控制；所述目标指令之前插入有至少一条前缀控制指令。本发明实施例可以降低处理器内部的性能开销，提高软件程序的运行效率。
- 指令生成方法、装置及电子设备-202211656170.6
- 韩静盟;王朋宇 - 龙芯中科技术股份有限公司
- 2022-12-22 - 2023-03-17 - G06F9/318
- 本发明实施例提供了一种指令生成方法、装置及电子设备，该方法中，在为计算设备的处理器测试程序生成指令的过程中，获取待生成指令的相关地址。确定待生成指令的相关地址落入的存储页是否非法；存储页包括指令页与数据页。在相关地址落入的存储页非法的情况下，对待生成指令执行调整操作，以使待生成指令的相关地址落入的存储页合法。在完成调整操作之后，基于相关地址生成待生成指令。这样，可以在使得最终生成的处理器测试程序能够更全面的对处理器进行验证的同时，避免指令页与数据页混合存储所带来的指令执行冲突，进而确保最终生成的测试程序能够被顺利执行。
- 一种支持处理功能扩展的指令构建方法及装置-202210966719.5
- 过锋;谢军;刘骁;孙红辉;王迪 - 无锡江南计算技术研究所
- 2022-08-12 - 2022-11-01 - G06F9/318
- 本发明提供一种支持处理功能扩展的指令构建方法及装置，属于高性能微处理器设计技术领域。该方法包括如下步骤：S1：从处理器中获取目标源操作数；S2：将目标功能描述符存储于目标源操作数；S3：控制加速器对目标源操作数中的目标功能描述符进行解析获取目标指令功能。本发明将目标功能描述符存储在目标源操作数中，实现描述指令功能，由加速器对输入的功能描述符进行解析来识别指令功能，因此可以在不扩展指令长度的前提下进一步扩展指令的功能。
- 指令处理方法、装置、电子设备及计算机可读存储介质-202210751604.4
- 陈伟杰 - 北京奕斯伟计算技术股份有限公司
- 2022-06-28 - 2022-10-11 - G06F9/318
- 本申请实施例提供了一种指令处理方法、装置、电子设备及计算机可读存储介质，涉及计算机技术领域。本申请实施例中，通过获取自定义指令，对所述自定义指令进行解析，确定所述自定义指令的指令类型，根据所述自定义指令的指令类型，对所述自定义指令执行指令处理。其中，所述自定义指令为预先扩展的自定义指令集中的指令，自定义指令集中包括至少两种类型的指令。也就是说，本申请实施例中，可以通过预先扩展自定义指令集，对自定义指令集中的指令进行处理，实现通过扩充指令集，以满足多种智能计算应用场景的计算需求。
- 用于采取VLIW处理器中的相同执行数据包中的常数扩展槽指定或扩展常数位数的方法-202210633360.X
- T·D·安德森;D·Q·布伊;J·R·M·兹毕斯科 - 德克萨斯仪器股份有限公司
- 2016-10-21 - 2022-08-30 - G06F9/318
- 本申请公开用于采取VLIW处理器中的相同执行数据包中的常数扩展槽指定或扩展常数位数的方法。在超长指令字(VLIW)中央处理单元(100)中，指令被分组成并行执行的执行数据包。每条指令的一个字段(1304)可以将直接常数指定作为操作数。指令解码器(1710)确定所述执行数据包内的另一指令是否包括常数扩展位。这种指令(1600)包括常数扩展位(1601)和预定字段(1602)，所述预定字段将所述指令标记为包含常数扩展位。串接器(1801)将直接常数位(1304)和扩展常数位(1601)组合，以形成扩展的常数。复用器(1802)根据原始指令是否启用常数扩展来选择直接字段位(1304)或者所述扩展常数作为操作数。所选择的常数基于选定的数据大小可选地是符号扩展(1803)。
- 用于采取VLIW处理器中的相同执行数据包中的常数扩展槽指定或扩展常数位数的方法-201610922480.6
- T·D·安德森;D·Q·布伊;J·R·M·兹毕斯科 - 德克萨斯仪器股份有限公司
- 2016-10-21 - 2022-06-24 - G06F9/318
- 本申请公开用于采取VLIW处理器中的相同执行数据包中的常数扩展槽指定或扩展常数位数的方法。在超长指令字(VLIW)中央处理单元(100)中，指令被分组成并行执行的执行数据包。每条指令的一个字段(1304)可以将直接常数指定作为操作数。指令解码器(1710)确定所述执行数据包内的另一指令是否包括常数扩展位。这种指令(1600)包括常数扩展位(1601)和预定字段(1602)，所述预定字段将所述指令标记为包含常数扩展位。串接器(1801)将直接常数位(1304)和扩展常数位(1601)组合，以形成扩展的常数。复用器(1802)根据原始指令是否启用常数扩展来选择直接字段位(1304)或者所述扩展常数作为操作数。所选择的常数基于选定的数据大小可选地是符号扩展(1803)。
- 跨群组界限的指令群组最佳化-201480047550.7
- M·K·施温德 - 格罗方德半导体公司
- 2014-06-18 - 2018-06-12 - G06F9/318
- 分组成指令群组的指令是跨群组界限进行最佳化。跨越更多个群组的指令序列是借由留存与一个指令群组结束时的指令有关的资讯进行最佳化，该指令接着与后续指令群组开始时的指令进行共最佳化。此经留存资讯接着是用于对后续群组的一或更多个指令进行最佳化。最佳化可跨n个群组界限进行，其特征在于，n等于二或更大数目。另外，除了跨群组界限的最佳化，群组内的指令也可进行最佳化。
- 由主机到设备控制器传输命令的方法及使用其的系统-201610712434.3
- 卢政伟 - 衡宇科技股份有限公司
- 2016-08-24 - 2018-03-09 - G06F9/318
- 本发明提供一种由主机到设备控制器传输命令的方法及使用其的系统。其中方法包含步骤A、确定区段大小；B、分割命令为多个分段，每一分段具有的大小与区段大小相同；C、依序分布分段至n群中，如果最后一个分段小于一个区段则补齐至一个区段大小；D、如果分布循环结束而仍有余留分段待分布，则继续维持步骤C中相同的分布顺序；E、在所有分段分布后，重建每一群的分段为子命令；及F、同步提供子命令到设备控制器。其利用子命令大小较小及同步执行设备控制器中作业程序或多个处理器的优点，执行这些子命令的时间短于执行原始命令的时间，从而提升命令的处理速度。
- 一种位域覆盖装置及操作方法-201510446008.5
- 周沈刚;李任伟 - 中国科学院自动化研究所
- 2015-07-27 - 2017-11-21 - G06F9/318
- 本发明一种位域覆盖装置及操作方法，位域覆盖装置包括第一译码装置、第二译码装置、移位器、位选择装置、加法器及选择器组，通过移位器得到前景值，通过位选择装置得到最终符号位，通过第一译码装置得到背景位选择信号，通过加法器及第二译码装置得到符号位选择信号，选择器组根据符号扩展使能信号、背景位选择信号及符号位选择信号，对前景值、最终符号位及背景寄存器中的值进行选择，得出结果。本发明能快速响应位域覆盖操作，并具有可选的符号扩展功能。
- 一种智能BMC芯片控制指令设置方法-201710253696.2
- 陈吉宝 - 深圳市同泰怡信息技术有限公司
- 2017-04-18 - 2017-09-05 - G06F9/318
- 本发明提供了一种智能BMC芯片控制指令设置方法，其包括以下步骤存储IPMI标准命令文档；设置功能菜单；选择是否打开智能输入，如果是，则键入Net Function字符，在所述IPMI标准命令文档中检索所有紧跟该Net Function的下一个字节，列出匹配的Command，直接输入或根据提示选择输入Command字符，在IPMI标准命令文档中检索所有紧跟该Command的下一个字节，是否存在Data位，直接输入或根据提示选择输入Data位的字符，BMC指令设置成功。本发明的技术方案适用于所有安装有IPMITOOL工具的系统，节约用户输入IPMI或OEM命令的时间，提高了准确度和效率。
- 一种根据字形轮廓变化生成控制指令的方法及系统-201110457048.1
- 马蕾;刘昉;夏立宁;王玉欣 - 北大方正集团有限公司;北京北大方正电子有限公司
- 2011-12-30 - 2013-07-03 - G06F9/318
- 本发明涉及一种根据字形轮廓变化生成控制指令的方法及系统，属于计算机文字输入技术领域。本发明首先读取字形轮廓的原始数据；然后修改字形轮廓；再根据字形轮廓数据前后的变化生成控制指令；最后将控制指令导入到字库中。本发明可以直接修改字形，将字形修改和指令生成分离，根据字形轮廓数据变化自动生成控制指令，并在生成过程中对指令进行优化，从而可以简化操作，缩短指令长度，提高加指令的效率，并且不会出现指令数据过大导致字库过大的问题。
- 基于机器状态的指令破解-201080065187.3
- F·布萨巴;B·C·加梅;E·M·施瓦茨;D·S·休顿 - 国际商业机器公司
- 2010-11-08 - 2012-11-21 - G06F9/318
- 一种方法、信息处理系统和计算机程序产品基于机器状态管理指令执行。接收至少一个指令。对所述至少一个指令解码。响应于该解码，确定当前机器状态。基于已确定的当前机器状态，把所述至少一个指令组织成一组操作单元。执行所述一组操作单元。
- 定点化处理方法及装置-201110033333.0
- 张林生;田万廷;文小芳 - 中兴通讯股份有限公司
- 2011-01-30 - 2012-08-01 - G06F9/318
- 本发明公开了一种定点化处理方法及装置，该方法包括：按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析，得到所有浮点信号的变化范围和最小整数位宽，其中，最小整数位宽为满足定点信号不溢出的最小正整数值；使用变化范围对信号范围处理操作后所有浮点信号分别进行系统精度分析，得到浮点信号的最小小数位宽，其中，最小小数位宽为满足系统输出精度误差小于或等于预定的误差约束的最小正整数值；使用所有浮点信号中同一浮点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果。通过本发明，提高了定点化处理的准确性。
- 一种智能卡COS指令扩展方法-201010566267.9
- 邹翔;陈兵;金波;胥怡心;倪力舜 - 公安部第三研究所
- 2010-11-30 - 2011-04-13 - G06F9/318
- 本发明的目的在于公开一种智能卡COS指令扩展方法，对智能卡COS指令进行扩展，开发支持下载管理的COS，以安全实现智能卡COS对扩展代码的安全下载和管理，有效地使用智能卡COS扩展功能，实现本发明的目的。
- 增强的微处理器或微控制器-200880116717.5
- 约瑟夫·朱利谢尔;扎卡赖亚斯·马蒂纳斯·斯米特;肖恩·斯蒂德曼;维维安·德尔波特;杰罗尔德·S·兹德内克;瑞安·斯科特·埃利森;埃里克·施罗德 - 密克罗奇普技术公司
- 2008-11-26 - 2010-10-20 - G06F9/318
- 本发明涉及一种n位微处理器装置，其具有：n位中央处理单元(CPU)；多个特殊功能寄存器及通用寄存器，其被存储器映射到多个库且具有至少两个16位间接存储器地址寄存器，所述至少两个16位间接存储器地址寄存器可由所述CPU跨越所有库存取；库存取单元，其用于将所述CPU与所述多个库中的一者耦合；数据存储器，其与所述CPU耦合；及程序存储器，其与所述CPU耦合，其中所述间接地址寄存器可操作以存取所述数据存储器或程序存储器且其中所述间接存储器地址寄存器中的每一者中的一位指示对所述数据存储器或对所述程序存储器的存取。
- 使用别名寻址的可变长度指令编码的实现-200880110576.6
- A·吉里;R·纳迪戈 - 模拟设备股份有限公司
- 2008-07-17 - 2010-09-29 - G06F9/318
- 一种操作使用别名地址空间来实施在传统处理器上的可变长度指令编码的数字处理器和方法。该方法包括在所述存储器中保存代码序列的指令；产生代码序列的指令地址；响应于在第一地址空间和第二地址空间之间的指令地址的转变，自动地在第一操作模式和第二操作模式之间切换，其中第一和第二地址空间中的地址访问公共存储空间；在第一操作模式中，访问第一地址空间中的指令；在第二操作模式中，访问第二地址空间中的指令；执行所述代码序列中被访问的指令。在第一和第二操作模式中可以使用不同指令长度的指令。
- 多处理器控制装置、多处理器控制方法以及多处理器控制电路-200880019654.1
- 齐藤雅彦;水山正重 - 松下电器产业株式会社
- 2008-06-05 - 2010-03-31 - G06F9/318
- 减少由于临时启动多个处理器中耗电大的处理器而产生的电力消耗。多处理器系统(1)包括：执行第一指令代码的第一处理器(141)；执行第二指令代码的第二处理器(151)；将第二指令代码转换为第一处理器(141)能够执行的指令代码的虚拟操作平台(130)；以及控制第一处理器(141)以及第二处理器(151)的至少其中之一处理器的工作电源控制电路(170)；虚拟操作平台(130)在电源控制电路(170)抑制第二处理器(151)的工作时，将第二指令代码转换为第一处理器(141)能够执行的指令代码，第一处理器(141)执行转换的指令代码。
- 用于将条件指令扩展为无条件指令与选择指令的方法和系统-200880021909.8
- 塞雷娜·巴德兰-洛萨;罗德尼·韦恩·史密斯;迈克尔·斯科特·迈克勒瓦伊内 - 高通股份有限公司
- 2008-06-27 - 2010-03-31 - G06F9/318
- 本发明揭示一种在管线处理器内扩展具有多个操作数的条件指令的方法。所述方法在发布级之前识别所述条件指令且确定所述多个操作数是否超过预定阈值。所述方法将所述条件指令扩展为非条件指令和选择指令。所述方法进一步在单独管线中执行所述非条件指令和所述选择指令。
- 协处理器指令集的扩展装置-200910102227.6
- 孟建熠;严晓浪;葛海通;沙子岩 - 浙江大学
- 2009-09-04 - 2010-02-17 - G06F9/318
- 一种协处理器指令集的扩展装置，在与所述协处理器连接的主处理器的指令集内包括：用于产生协处理器指令码的立即数产生指令，以及用于实现所述协处理器指令码从主处理器通用寄存器到协处理器指令寄存器的装载的协处理器指令码装载指令；处理器包括立即数产生单元、主处理器通用寄存器以及用于将存放于主处理器通用寄存器中的协处理器指令码装载进协处理器指令寄存器的协处理器指令装载执行单元；协处理器包括协处理器指令寄存器和协处理器指令执行模块。本发明具有良好的扩展性能、灵活性好。
- 浮点操作的改善以及相关的改善-200880011116.8
- 加文·巴勒克洛;詹姆斯·R·H·马尔凯西;戴维·J·O·里格比 - 国际商业机器公司
- 2008-03-12 - 2010-02-17 - G06F9/318
- 描述了一种在程序代码转换期间能够处理浮点操作的计算机系统，包含处理器，该处理器包括浮点单元和整数单元。该计算系统还包含翻译器单元，被安排来接收包括至少一个涉及浮点操作的指令的主代码指令，以及作为响应产生用于在所述处理器上执行的相应的目标代码。为了处理浮点操作，在翻译器内提供浮点状态单元和浮点控制单元。这些单元使得翻译器产生：用于在计算系统的浮点单元上直接执行浮点操作的目标代码；或者用于例如使用计算系统的整数单元和计算系统的浮点单元的组合间接执行浮点操作的目标代码。以此方式，改善了计算系统的效率。
- 用以预加载来自除当前执行的指令集之外的指令集的指令的系统、方法及软件-200880007619.8
- 托马斯·安德鲁·萨托里乌斯;布莱恩·迈克尔·斯坦普尔;罗德尼·韦恩·史密斯 - 高通股份有限公司
- 2008-03-14 - 2010-01-13 - G06F9/318
- 在第一处理器指令集操作模式下执行的指令预加载指令操作以正确地预加载不同的第二指令集中的指令。响应于指令集预加载指示符(ISPI)根据第二指令集编码对所述指令进行预解码。在各个实施例中，可在执行所述预加载指令之前设置所述ISPI，或者所述ISPI可包括所述预加载指令或预加载目标地址的一部分。
- 用于对计算机架构条件码设置进行有效仿真的方法-200880003566.2
- R·科普兰德;P·多伊勒;C·哈尔;A·约翰森;A·希克 - 国际商业机器公司
- 2008-01-22 - 2009-12-09 - G06F9/318
- 提供了对源机器指令的仿真，其中，使用目标机器CPU条件码来生成仿真的条件码设置，而不使用、编码或者生成分支指令。
- 用于将不常用短代码序列嵌入热代码中而无需分支绕行的方法-200880002104.9
- A·希克;K·斯图德利 - 国际商业机器公司
- 2008-01-21 - 2009-12-09 - G06F9/318
- 通过在其他指令内(诸如在其“立即”字段内)嵌入处理指令，改善了处理异常执行的代码部分的问题。选择这种指令以具有短的执行时间。在大部分时间，这些指令快速地执行而无需包括对它们跳转绕行。只有很少情况下需要或使用这些专用计算机指令的其他部分。
- 基于嵌入式系统扩展应用程序的方法-200810101322.X
- 肖亮彬;邓国源;陈志龙;王欣涛;曾巨航 - 深圳市爱国者嵌入式系统科技有限公司
- 2008-03-04 - 2009-09-09 - G06F9/318
- 本发明公开一种基于嵌入式系统扩展应用程序的方法，将需要扩展的应用程序的信息写入文件头信息中，并根据该文件头信息和应用程序生成执行程序，将该执行程序发布给用户，从而在需要扩展应用程序时，判断所需扩展的应用程序是符合文件头信息后，即可直接运行该应用程序，提高嵌入式系统的应用程序的应用效率和方便地实现基于嵌入式系统的扩展性功能。
- 处理单元-200810185041.7
- 吉田利雄;本藤干雄 - 富士通株式会社
- 2008-12-26 - 2009-07-01 - G06F9/318
- 本发明涉及处理单元。该处理单元具有扩展寄存器，能够向所述扩展寄存器设定指示指令的扩展的指令扩展信息。在向所述扩展寄存器设定所述指令扩展信息时，操作单元执行将所述指令扩展信息写入所述扩展寄存器的第一个指令之后的后续指令，并基于所述指令扩展信息来扩展所述后续指令。
- 处理器和指令控制方法-200780022224.0
- 京昭伦 - 日本电气株式会社
- 2007-06-15 - 2009-06-24 - G06F9/318
- 初始第一指令字(I1)至初始第三指令字(I3)由比特字段(L11)和比特字段(L12)至比特字段(L31)和比特字段(L32)所构成。信息字(IW)是通过集中一部分属于同一周期中所执行的多个指令字的比特字段而构成，所述比特字段组是初始第一指令字(I1)的比特字段(L12)至初始第三指令字(I3)的比特字段(L32)。处理器(100)的指令译码器(103)通过分析信息字(IW)并将比特字段(L11)至比特字段(L31)与比特字段(L12)至比特字段(L32)相联合而恢复初始第一指令字(I1)至初始第三指令字(I3)的结构。这能够在不降低指令执行性能的情况下减小存储器的消耗量。
- RISC处理器及其浮点寄存器的非对齐访存方法-200810055928.4
- 蔡嵩松;苏孟豪 - 中国科学院计算技术研究所
- 2008-01-02 - 2008-07-09 - G06F9/318
- 本发明公开了一种RISC处理器及其浮点寄存器的非对齐访存方法。该处理器包括指令译码部件和执行单元，还包括扩展指令模块；所述扩展指令模块包括多个扩展指令，用于实现对浮点寄存器的非对齐访存操作；所述指令译码部件，包括扩展指令译码模块，用于识别扩展指令模块的扩展指令，并进行译码，译码后输出到执行单元执行。其提高了处理器的性能。
- 用于可配置的处理的设备和方法-200680024524.8
- S·诺尔斯 - 艾色拉公司
- 2006-05-04 - 2008-07-09 - G06F9/318
- 一种可配置的执行单元包括能够由指令在处理多比特操作数值的级别动态配置的算子。该单元包括一个或多个可动态配置的算子模块，所述模块或每个模块是可连接的以便接收在指令中指示的输入操作数；和可编程的查找表，该可编程的查找表是可连接的以便接收根据该指令的操作码部分确定的动态配置信息，并且能够响应于该指令中的所述动态配置信息而产生定义可配置的算子模块的功能或行为的特征的算子配置设置。
- 专利分类
