[发明专利]进位存储加法器及其系统无效
| 申请号： | 200410064426.X | 申请日： | 2004-08-24 |
| 公开（公告）号： | CN1614553A | 公开（公告）日： | 2005-05-11 |
| 发明（设计）人： | 拉姆扬舒·达塔;亨格·C·恩戈;罗伯特·K·蒙托伊;钱德勒·麦克道尔;詹特·B·库昂;温迪·A·贝卢奥米尼 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 邸万奎;黄小临 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种4至2进位存储加法器，能减少输出总和以及进位的延迟。4至2进位存储加法器可包括耦接到高阶全加器的低阶全加器。进位存储加法器还可包括耦接到高阶全加器的逻辑单元，其中配置逻辑单元以生成将输入到高阶全加器的进位，该进位通常从位于前一级的进位存储加法器生成。通过在当前级、而不是前一级中生成进位(输入位)，减小了输入到高阶全加器的输入位的延迟，并由此减小了高阶全加器输出总和以及进位的延迟。 | ||
| 搜索关键词： | 进位 存储 加法器 及其 系统 | ||
【主权项】：
1、一种进位存储加法器，包括：第一全加器；耦接到所述第一全加器的第二全加器；以及耦接到所述第二全加器的逻辑单元，其特征在于，配置所述逻辑单元以计算进位，其使用来自位于前一级的进位存储加法器的输入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410064426.X/，转载请声明来源钻瓜专利网。
- 上一篇：处理基材的含水试剂、基材处理方法和已处理的基材
- 下一篇：药袋输送装置
