[发明专利]一种嵌入式SoC系统中通用死区可配置PWM波生成电路

摘要

本发明公开了一种嵌入式SoC系统中通用死区可配置PWM波生成电路，包括PWM接口模块和PWM设计模块；PWM接口模块用于APB接口与PWM设计模块的对接以及对寄存器的读写配置；PWM设计模块用于通过PWM接口配置的寄存器和选择控制信号完成PWM的两路反向波输出；PWM设计模块内部包括若干个PWM寄存器和与PWM寄存器对应连接的四个计数器和三个PWM逻辑模块；由计数器进行自减计数；PWM逻辑模块根据输入的计数器自减至零的信号，控制输出PWM的高低电平以及中断信号的产生。无复杂的状态机控制及FIFO模块，电路简单易实现，占用的硬件资源少，节约成本。

主权项

1.一种嵌入式SoC系统中通用死区可配置PWM波生成电路，其特征是，包括PWM接口模块和PWM设计模块；PWM接口模块用于APB接口与PWM设计模块的对接以及对寄存器的读写配置；PWM设计模块用于通过PWM接口配置的寄存器和选择控制信号完成PWM的两路反向波输出；PWM设计模块内部包括若干个PWM寄存器和与PWM寄存器对应连接的四个计数器和三个PWM逻辑模块；由计数器进行自减计数，当PWM逻辑模块传输更新信号时，计数器重新加载计数起始值并自减计数，当计数至0时，输出计数器自减至零的信号zero_out至PWM逻辑模块；PWM逻辑模块根据输入的计数器自减至零的信号zero_out，控制输出PWM的高低电平以及中断信号的产生；所述计数器包括MUX选择器、加法器、触发器和位或非逻辑；计数器当前值counter_value和计数器起始值start_value通过第一MUX选择器的更新信号进行选择，第一MUX选择器的输出信号和32´hffffffff通过加法器进行相加，输出结果等效于是第一MUX选择器的输出信号进行自减计数；自减计数的输出结果输入到第二MUX选择器，通过第二MUX选择器的选择端信号进行选择，第二MUX选择器的输出结果通过触发器打一拍寄存输出到触发器的Q端，触发器寄存输出结果进行位或非逻辑判断，当判断其为全零时，输出高电平信号。