[发明专利]半导体装置和制造半导体装置的方法

说明书

提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：基板、堆叠结构、外围栅极结构和剩余间隔件。基板包括单元阵列区和外围电路区。堆叠结构设置在单元阵列区上，具有交替地堆叠的电极和绝缘层。外围栅极结构设置在外围电路区上，沿一个方向彼此分隔开并且具有设置在基板上的外围栅极图案和设置在外围栅极图案的侧壁上的外围栅极间隔件。剩余间隔件设置在外围栅极结构的侧壁上，具有堆叠的牺牲图案和绝缘图案。绝缘图案包括与堆叠结构的绝缘层的材料基本相同的材料。

本申请要求于2014年7月23日在韩国知识产权局提交的第10-2014-0093314号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本发明构思涉及半导体装置和制造该半导体装置的方法。更具体地讲，本发明构思涉及能够改善可靠性和集成密度的三维(3D)半导体装置和制造该半导体装置的方法。

背景技术

为了高性能和低成本已经使半导体装置高度集成。传统二维(2D)或平面存储装置的集成密度主要由单位存储单元占据的面积来决定。因此，传统2D存储装置的集成密度取决于成本昂贵的精细图案化技术。

为了比2D半导体装置的集成更高的集成，已经开发了包括三维布置的存储单元的三维(3D)半导体装置。

发明内容

根据本发明构思的示例性实施例，一种半导体装置包括：基板、堆叠结构、外围栅极结构和剩余间隔件。基板包括单元阵列区和外围电路区。堆叠结构设置在单元阵列区上，具有交替地堆叠的电极和绝缘层。外围栅极结构设置在外围电路区上，沿一个方向彼此分隔开并且具有设置在基板上的外围栅极图案和设置在外围栅极图案的侧壁上的外围栅极间隔件。剩余间隔件设置在外围栅极结构的侧壁上，具有堆叠的牺牲图案和绝缘图案。绝缘图案包括与堆叠结构的绝缘层的材料基本相同的材料。

根据本发明构思的示例性实施例，提供了一种制造半导体装置的方法。在基板的外围电路区上设置外围栅极结构。每个外围栅极结构包括外围栅极图案和设置在外围栅极图案的侧壁上的外围栅极间隔件。通过在具有外围栅极结构的外围电路区的整个顶表面上交替且重复地堆叠牺牲层和绝缘层来形成薄层结构。重复进行使薄层结构图案化的工艺以顺序地暴露基板的单元阵列区和外围电路区之间的绝缘层的顶表面，从而在单元阵列区上形成堆叠结构并且在外围栅极结构的侧壁上形成剩余间隔件。

根据本发明构思的示例性实施例，提供了一种半导体装置。基板包括单元阵列区和外围电路区。堆叠结构设置在单元阵列区上。沿第一方向延伸的第一外围栅极结构设置在外围电路区的第一区上。第一外围栅极结构沿与第一方向交叉的第二方向以第一距离彼此分隔开。第一剩余间隔件设置在第一区中，至少两个第一剩余间隔件设置在两个相邻的第一外围栅极结构之间。第二外围栅极结构设置在外围电路区的第二区上。第二外围栅极结构沿第二方向以第二距离彼此分隔开。第二剩余间隔件设置在第二区中，一个第二剩余间隔件设置在两个相邻的第二外围栅极结构之间。第一外围接触塞连接到基板并且设置在至少两个第一剩余间隔件之间。第二外围接触塞连接到基板并且贯穿设置在两个相邻的第二外围栅极结构之间的一个第二剩余间隔件。

附图说明

参照本发明构思的附图，通过详细描述本发明构思的示例性实施例，本发明构思的这些和其他特征将变得更加清楚，在附图中：

图1是示出根据本发明构思的示例性实施例的半导体存储装置的示意图；

图2是示出根据本发明构思的示例性实施例的半导体存储装置的示意性框图；

图3A和图3B是示出根据本发明构思的示例性实施例的半导体存储装置的单元阵列的示意性电路图；

图4A至图4D是示出根据本发明构思的示例性实施例的半导体存储装置的单元阵列的透视图；

图5是示出根据本发明构思的示例性实施例的半导体存储装置的平面图；