[发明专利]一种定点加法结果位宽限制的处理方法和装置有效
| 申请号： | 201611258279.9 | 申请日： | 2016-12-30 |
| 公开（公告）号： | CN106873940B | 公开（公告）日： | 2019-05-17 |
| 发明（设计）人： | 周沈刚;李任伟 | 申请（专利权）人： | 青岛专用集成电路设计工程技术研究中心 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50 |
| 代理公司： | 青岛联智专利商标事务所有限公司 37101 | 代理人： | 王笑 |
| 地址： | 266200 山东省青岛市*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种定点加法结果位宽限制的处理方法和装置，基于加法器输入操作数的高位部分获得上溢预判值和下溢预判值，基于运算结果中次高位向最高位的进位，获得运算结果是否超出加法器输入位宽的溢出判断和运算结果的符号位判断；结合上溢预判值、下溢预判值、溢出判断、符号位判断和加法器运算结果判断运算结果是否上溢出或下溢出。这种采用在加法器运算结果获得之前对运算结果进行预判，并在加法器运算结果得到之后的约一级门延时后，基于预判结果和运算结果能够立刻判断出是否需要进行饱和运算的处理方法，相比于现有技术中得到运算结果后再判断是否需要对运算结果进行饱和处理的处理方式，提升了加法器限制位宽操作的处理速度。 | ||
| 搜索关键词： | 一种 定点 加法 结果 宽限 处理 方法 装置 | ||
【主权项】：
1.一种定点加法结果位宽限制的处理方法，其特征在于，包括：基于加法器输入操作数的高位部分，获得上溢预判值和下溢预判值；以及，基于加法器运算结果中次高位向最高位的进位，获得所述运算结果是否超出所述加法器输入位宽的溢出判断和所述运算结果的符号位判断；基于所述上溢预判值、所述下溢预判值、所述溢出判断、所述符号位判断和所述加法器运算结果，判断所述运算结果是否上溢出或下溢出；若是，将所述运算结果饱和至所述加法器限制位宽可表示范围的最大值或最小值写出；若否，将所述运算结果不经饱和处理写出；获得上溢预判值和下溢预判值，具体为：基于所述加法器输入操作数的高位部分得到传递码、产生码和零码；基于所述传递码、所述产生码和所述零码的编码获得上溢预测因子和下溢预测因子；根据所述上溢预测因子的规约或运算得到所述上溢预判值，根据所述下溢预测因子的规约或运算得到所述下溢预判值；其中，所述上溢预测因子的每一位根据所述传递码的每一位与权重低一位的零码采取同或运算得到；所述下溢预测因子的每一位根据所述传递码的每一位与权重低一位的产生码采取同或运算得到；所述传递码每一位为所述输入操作数的高位部分的相同权重位采取异或运算得到；所述产生码每一位为所述输入操作数的高位部分的相同权重位采取与运算得到；所述零码每一位为所述输入操作数的高位部分的相同权重位采取或非运算得到。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于青岛专用集成电路设计工程技术研究中心，未经青岛专用集成电路设计工程技术研究中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611258279.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于顶吹熔池的升降式旋转氧枪
- 下一篇：一种锑冶炼反射炉配料搅拌器
- 同类专利
- 用于处理输入操作数值的装置和方法-201780084406.4
- 克里斯托弗·尼尔·海因兹;内尔·伯吉斯;戴维·雷蒙德·卢茨 - ARM有限公司
- 2017-12-29 - 2019-09-13 - G06F7/50
- 提供了一种用于处理输入操作数值的装置和方法。所述装置具有一组向量数据存储元件，每个向量数据存储元件提供用于存储数据值的多个部分。多个通道被认为设置在所述一组存储元件内，其中每个通道包括来自每个向量数据存储元件的对应部分。处理电路被布置为通过对多个部分中的每一个执行独立算术运算来对包括所述多个部分的输入操作数值执行算术运算，以便产生包括多个结果部分的结果值。存储电路被布置为将所述结果值存储在所述多个通道中的选定通道内，使得每个结果部分在不同的向量数据存储元件中被存储在针对所述选定通道的所述对应部分内。这样的方法允许以不受所述向量数据存储元件的大小约束的方式并且特别地以向量长度不可知的方式高效地处理输入操作数值。
- 用于有符号/无符号字和双字的向量横向加法的装置和方法-201811389347.4
- E·乌尔德-阿迈德-瓦尔;R·凡伦天;M·查尼;V·马杜里 - 英特尔公司
- 2018-11-21 - 2019-06-28 - G06F7/50
- 用于执行字和双字的紧缩横向加法的装置和方法。例如，处理器的一个实施例包括：解码器，用于对紧缩横向加法指令解码以生成经解码的紧缩横向加法指令，该紧缩横向加法指令包括操作码以及标识多个紧缩字的操作数；源寄存器，用于存储第一多个紧缩字；执行电路，用于执行经解码的指令，执行电路包括：操作数选择电路，用于根据紧缩横向加法指令的操作数和操作码从源寄存器标识第一紧缩字和第二紧缩字；加法器电路，用于将第一紧缩字和第二紧缩字相加以生成临时和；具有至少17位的临时存储，用于存储该临时和；饱和电路，用于在必要的情况下使该临时和饱和以生成最终结果；目的地寄存器，用于将最终结果作为紧缩结果字存储在指定的数据元素位置中。
- 一种定点加法结果位宽限制的处理方法和装置-201611258279.9
- 周沈刚;李任伟 - 青岛专用集成电路设计工程技术研究中心
- 2016-12-30 - 2019-05-17 - G06F7/50
- 本发明公开了一种定点加法结果位宽限制的处理方法和装置，基于加法器输入操作数的高位部分获得上溢预判值和下溢预判值，基于运算结果中次高位向最高位的进位，获得运算结果是否超出加法器输入位宽的溢出判断和运算结果的符号位判断；结合上溢预判值、下溢预判值、溢出判断、符号位判断和加法器运算结果判断运算结果是否上溢出或下溢出。这种采用在加法器运算结果获得之前对运算结果进行预判，并在加法器运算结果得到之后的约一级门延时后，基于预判结果和运算结果能够立刻判断出是否需要进行饱和运算的处理方法，相比于现有技术中得到运算结果后再判断是否需要对运算结果进行饱和处理的处理方式，提升了加法器限制位宽操作的处理速度。
- 能够支持加法和减法的加法器和支持加法和减法的方法-201410041976.3
- 俞炯硕;金硕镇 - 三星电子株式会社
- 2014-01-28 - 2019-03-01 - G06F7/50
- 公开一种能够支持加法和减法的加法器和支持加法和减法的方法。在一个示例中，加法器支持最大n比特数据类型的减法运算，并且包括：多个第一加法区域，每个第一加法区域由预定单位数量的比特形成，并且被配置为接收多条输入的操作数据；一个或更多个第二加法区域，每个第二加法区域形成在所述多个第一加法区域之间，并且被配置为基于操作数据的类型和运算类型接收多条控制数据。
- 一种基于忆阻器的多进制加法运算电路-201610160051.X
- 李祎;王卓睿;周亚雄;缪向水 - 华中科技大学
- 2016-03-21 - 2019-01-04 - G06F7/50
- 本发明公开了一种基于忆阻器的多进制加法运算电路，包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器；第一右旋逻辑门的输入端作为多进制加法运算电路的输入端，第一右旋逻辑门、第一电压转换器、第二右旋逻辑门和第二电压转换器依次连接，第一忆阻器的一端、第二忆阻器的一端和第三忆阻器的一端连接后作为多进制加法运算电路的输出端，第一忆阻器的另一端连接至第一右旋逻辑门的输入端，第二忆阻器的另一端连接至第一电压转换器与第二右旋逻辑门的连接端；第三忆阻器的另一端连接至第二电压转换器的输出端。本发明能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算。
- 专门处理块中的固定点和浮点算术运算器电路-201780027852.1
- M.朗哈默 - 阿尔特拉公司
- 2017-04-11 - 2018-12-21 - G06F7/50
- 本实施例涉及有效地执行浮点算术运算和固定点算术运算的电路系统。此类电路系统可在专门处理块中被实现。如果需要，专门处理块可包括可配置的互连电路系统以支持多种不同使用模式。例如，仅举几个示例，专门处理块可有效地执行固定点或浮点加法运算或其一部分、固定点或浮点乘法运算或其一部分、固定点或浮点乘加运算或其一部分。在一些实施例中，两个或不止两个专门处理块可被布置在级联链中，并且一起执行更复杂的运算，仅举几个示例，诸如基数‑2蝴蝶电路或浮点数的两个向量的递归模式点积。
- 一种基于可逆逻辑门的4位可逆加/减法器-201611040149.8
- 杨虹;黄亚男;庞宇;李晓东 - 重庆邮电大学
- 2016-11-11 - 2018-12-04 - G06F7/50
- 本发明涉及一种基于可逆逻辑门的4位可逆加/减法器，该4位可逆数值比较器与所述4位可逆超前进位加法器连接；还包括一个4位可逆控制电路，该4位可逆控制电路分别与所述4位可逆超前进位加法器和4位可逆控制电路连接；其量子代价QC＝82+41+107＝230，输入/输出引脚16；输入引脚包含：一个进位输入端Cin、一个控制端Ctrl、6个常量输入端均为‘0’，操作数A、B各4位；输出引脚包含：10个垃圾输出位、1个进位输出端Cout、一个正负标志位sign’、4位输出‘和/差’。本发明能够大幅度减小器件的功耗，降低延时，同时具有加法、减法功能，并具有量子代价低、传输引脚少的特点。
- 利用灵敏放大型逻辑的防御差分功耗分析加法器-201610892236.X
- 汪鹏君;钱浩宇;张跃军;丁代鲁 - 宁波大学
- 2016-10-13 - 2018-11-30 - G06F7/50
- 本发明公开了一种利用灵敏放大型逻辑的防御差分功耗分析加法器，由四个二输入与非/与门、八个二输入异或/同或门、二十二个反相器和超前进位产生电路构成加法器；优点是采用TSMC 65nm CMOS工艺，通过Spectre工具对电路进行仿真分析，实验结果表明本发明的加法器具有正确的逻辑功能，相比传统加法器电路在功耗独立性能提升97％，能够有效的抵御差分功耗分析。
- 一种基于双稳态反应的CRNs加法器计算方法-201610014193.5
- 张川;钟志伟;戈璐璐;尤肖虎 - 东南大学
- 2016-01-11 - 2018-11-23 - G06F7/50
- 本发明公开了一种基于双稳态反应的CRNs加法器的计算方法，包括以下步骤：S1设置参数，S2将被加数与加数相加，被加数与加数对应位的物质同时进行异或反应，得到第一步中间产物与进位物质；S3第一步中间产物在进位物质的催化下转化为下一步的中间产物；每一步的中间产物转化为对应的最终产物，并在双稳态反应下，最后得到稳定的结果。本发明无需数字电路加法器内部复杂的电路结构，寻求简洁高效的计算方式，使得被加数在加数的“催化”作用下，通过中间产物快速而稳定地转化为计算结果。
- 递减累加开度方法-201810329694.1
- 杨人源 - 云南黑软科技有限公司
- 2018-04-13 - 2018-11-02 - G06F7/50
- 递减累加开度方法，涉及印刷裁纸技术，尤其是一种减少浪费，实现纸张最大利用率的递减累加开度方法。本发明的具体步骤包括设定全纸尺寸，计算长宽比，计算余料，利用计算进行计算对比，选择最优方案。本发明的递减累加开度方法，通过计算机不断计算每一种排列方式，每次计算完成后，均进行对比，保留较大的计算值，并删除较小的计算值，每次对比均保留一个值，降低了计算机中数据的保存量，能够减少计算机工作负荷，保证计算速度；通过计算机不断进行对比，直至得到一个最大的计算值，有效保证了纸张的利用率，降低浪费。
- 基于忆阻器的微分器运算电路-201810173836.X
- 杜玮嘉 - 杜玮嘉
- 2016-05-24 - 2018-08-14 - G06F7/50
- 本发明公开了一种基于忆阻器的微分器运算电路，该电路由二极管1N4148、电容和电阻组成，二极管1N4148实现文氏电桥功能，电容和电阻组成RC震荡电路。提出了以一阶广义忆阻器的二极管文氏电桥电路为基础，实现模拟电路中的反相、加法、积分、微分、指数和对数运算，为应用非常广泛的正弦波RC振荡电路，具有振荡较稳定、波形良好、振荡频率在较宽的范围内能方便地连续调节等优点的文氏桥振荡器提供了一种平台。
- 一种伽罗瓦域GF(2^n)下本原多项式的快速寻找方法-201810126226.4
- 成福春;朱亮;周嘉;冯佳;周蜜果 - 上海中医药大学附属岳阳中西医结合医院
- 2018-02-08 - 2018-08-03 - G06F7/50
- 本发明涉及一种伽罗瓦域GF(2^n)下本原多项式的快速寻找方法：通过定义寻找到GF(2^n)下的一个本原多项式；通过相应的本原多项式与生成元生成相应的域元素、加法表、乘法表；获取所有本原多项式的相应根指数序列：获取以2^n‑1为模，与模互素的数；以1开始，后一个元素在前一个元素的基础上乘以2，mod(2^n‑1)，当等于第一个元素时，结束此循环，将相关元素保存入相应数组中；选取最小一个未被选中的数，以之前的方法，获得相应循环序列，保存至相应数组中；直至无元素可以选取，全部选取完毕，输出相应的序列，算法结束。本发明可快速求解出GF(2^n)中所有的本原多项式，并说明了其相互转化关系。
- 基于映射模块的16位加减法器的方法-201610391029.6
- 张强;杨乾浩;周昌军;魏小鹏 - 大连大学
- 2016-06-06 - 2018-07-31 - G06F7/50
- 本发明涉及利用映射模块设计16位加减法器的方法,属于计算机应用技术领域。本发明包括如下步骤,步骤1：利用域t和域f对DNA链进行标记，域t和域f分别代表逻辑1和逻辑0，构建域标记的DNA信号链，DNA信号链在DNA链置换反应中起到传递信号的介质作用，其中输入输出链就是DNA信号链；DNA信号链是结构对称的，其左半边可以与上游相应的模块进行DNA链置换反应，右半边可以与下游的相应模块进行DNA链置换反应；步骤2：构建域标记1输入映射模块；步骤3：构建域标记2输入映射模块；通过域t和域f来分别代表逻辑1和逻辑0，增加了反应的确定性，避免了由浓度代表逻辑值所带来的不稳定性。
- 一种二进制算术减法电路-201610967882.8
- 佟星元;王杰 - 西安邮电大学
- 2016-11-04 - 2018-07-06 - G06F7/50
- 本发明公开了一种二进制算术减法电路，包括四个反相器和三个复合逻辑单元，所述三个复合逻辑单元分别为：复合逻辑单元I、复合逻辑单元II和符合逻辑单元III；其中，每个复合逻辑单元均由四个NMOS晶体管和四个PMOS晶体管构成；复合逻辑单元I和复合逻辑单元II结构相同，并均实现异或功能；复合逻辑单元III实现“或与非”逻辑。本发明通过采用改进的复合逻辑电路单元(如图所示的I‑III模块)进行实现，显著减少了MOS晶体管的数目及电路规模，非常适合小型化电路设计。此外，本发明公开的全CMOS减法电路在充放电节点的寄生电容较小，功耗较低，可作为算术单元用于多位减法等电路。
- 基于一阶广义忆阻器的加法器运算电路-201610348685.8
- 杜玮嘉 - 安溪县桃舟建新毛竹专业合作社
- 2016-05-24 - 2018-06-12 - G06F7/50
- 一阶广义忆阻器的二极管文氏电桥电路，其特征在于：该电路由二极管(1N4148)、电容和电阻组成，二极管(1N4148)实现文氏电桥功能，电容和电阻组成RC振荡电路。本发明提出了以一阶广义忆阻器的二极管文氏电桥电路为基础，实现模拟电路中的反相、加法、积分、微分、指数和对数运算，为应用非常广泛的正弦波RC振荡电路,具有振荡较稳定、波形良好、振荡频率在较宽的范围内能方便地连续调节等优点的文氏桥振荡器提供了一种平台。
- 车辆数据的在线处理系统及在线处理方法-201610935774.2
- 陈一平;武鹏;程文华 - 罗伯特·博世有限公司
- 2016-10-25 - 2018-05-01 - G06F7/50
- 本发明包括一种车辆数据的在线处理系统，包括安装于车辆上的车辆控制单元(10)及安装于所述车辆上的车辆通讯单元(20)，该车辆控制单元(10)设置成可以收集车辆上的发动机运行原始数据信息并控制车辆的运行，所述车辆通讯单元(20)设置成每隔一个读取时间自所述车辆控制单元(10)读取该发动工作原始数据后，每隔一个传输时间将自多个所述读取时间内的所述原始数据处理成简单数据，并将该简单数据无线传输至服务器或云端。本发明的车辆数据的在线处理系统可能方便快捷地收集车辆数据。
- 一种用于实现6:2压缩器的ALTERAFPGA原语连接系统-201721255270.2
- 史伟仁;吕春;戴荣;阴陶 - 成都傅立叶电子科技有限公司;深圳市特发信息股份有限公司
- 2017-09-28 - 2018-04-17 - G06F7/50
- 本实用新型涉及一种用于实现62压缩器的ALTERA FPGA原语连接系统，由32CSA(即全加器)为基本单元构造62CSA；在垂直方向上，62CSA的输入为6个RANK均为i的比特，输出为[C，S]；在水平方向上，62CSA有2个RANK均为i的进位输入，有2个RANK分别为i+1和i+2的进位输出，降低ALTERA FPGA逻辑单元中的资源消耗，缩短数据传输链路，降低延迟性。
- 细菌细胞运算器以及细胞计算机-201710023230.3
- 陈梅 - 中央民族大学
- 2017-01-12 - 2018-03-02 - G06F7/50
- 本发明提供了一种细菌细胞运算器以及细胞计算机，涉及细胞计算机领域，能够进行加法逻辑运算，从而实现了分布式细胞加法器。该细菌细胞运算器，包括第一细胞、第二细胞和第三细胞；第一细胞中包括与门响应器，当向与门响应器同时输入第一输入物质和第二输入物质时，与门响应器输出信号分子；第二细胞中包括信号分子响应器，当信号分子响应器感应到信号分子时，信号分子响应器输出第一输出物质；第三细胞中包括或门响应器和重组酶响应器，当向或门响应器输入第一输入物质或第二输入物质时，或门响应器输出第二输出物质；当重组酶响应器感应到信号分子时，重组酶响应器输出重组酶，重组酶能够抑制或门响应器的输出。
- 一种基于双口缓存的累加求和方法和装置-201510557074.X
- 葛露 - 四川九洲电器集团有限责任公司
- 2015-09-06 - 2018-02-13 - G06F7/50
- 本发明涉及数字信号处理领域，公开了一种基于双口缓存的累加求和方法，该方法包括根据求和序列的长度及位数对双口进行配置，将IP核中的Memory Type设置为True Dual Port RAM类型，双口输入/输出数据的位宽与求和序列的量化位数匹配，设置双口深度，配置完成后生成所述双口；对求和结果SUM的最大值进行预估，设置相应位数；对模块进行复位；完成复位后，根据输入数据DIN和输出数据DOUT进行求和。本发明根据通过双口缓存的累加求和方法，实现对较长序列的求和，并且可以大量节省硬件开销，有很强的实用价值。
- 一种动静态混合式加法器-201510405950.7
- 谢溪铮;张章;谢玉芳;魏一勤;解光军 - 合肥工业大学
- 2015-07-09 - 2018-01-23 - G06F7/50
- 一种动静态加法器,其包括静态部分与动态部分，所述静态部分的输出端连接一第一反相器的输入端，所述第一反相器输出进位信号；所述静态部分输出端还连接所述动态部分，所述动态部分完成对加法的求和运算，所述动态部分输出端连接一第二反向器；其中所述动态部分包括一求和电路与电位保持电路，所述求和电路用于完成加法的求和运算，所述电位保持电路与所述第二反相器输出端连接，电位保持电路用于对浮空节点的电荷补偿并减小加法器在计算时的信号争抢。本发明电路形式简单，受工艺参数变化影响比较小，能有效在低电压环境下操作；通过电位保持电路，打断了原本在计算过程中的信号争抢，降低了功耗，在临界电压值附近达到能量利用效率的最高点。
- 一种基于总和增量调制的任意路输入信号的比特流加法器-201410766277.5
- 梁勇 - 南京财经大学
- 2014-12-12 - 2017-12-15 - G06F7/50
- 本发明公开了一种基于总和增量调制的任意路输入信号的比特流加法器,包括n输入1位二进制加法器、使能端控制逻辑单元、n位环形计数器组和n+1位的数据选择器；n输入的1位二进制加法器的输出端分别与使能端控制逻辑单元和n+1位的数据选择器连接；使能端控制逻辑单元、n位环形计数器组和n+1位的数据选择器依次相连。本发明基于ΣΔ调制的任意路输入信号的比特流加法器采用n比特码来表示n输入(n为任意值)比特流加法器所必需的中间值，使用n位环形计数器组来储存这些中间值，并在相应条件下选择并驱动对应的环形计数器依次循环输出，最终实现了基于ΣΔ调制的任意路输入信号的比特流加法器,具有很高的运算精度。
- 一种基于GMP的大整数加法和减法多核并行化实现方法-201510156109.9
- 赵玉文;刘芳芳;解庆春;杨超;蒋丽娟 - 中国科学院软件研究所
- 2015-04-03 - 2017-09-29 - G06F7/50
- 本发明涉及一种基于GMP的大整数加法和减法多核并行化实现方法，首先借助于临时数组来解决加法或减法操作产生的进位或借位带来的数据相关性问题，然后采用将迭代循环for中的运算进行任务划分，基于OpenMP多线程编程实现，使用动态调度策略，多线程并行求取各区域的计算任务的策略解决负载不均衡问题。本发明能借助多核平台，通过充分利用多核条件提高运行速度，在实际应用中有着十分重要的作用。
- 一种自适应的随机多臂决策问题计算方法及其装置-201710174634.2
- 周倩;章晓芳;章鹏 - 苏州大学
- 2017-03-22 - 2017-06-23 - G06F7/50
- 本发明公开了一种自适应的随机多臂决策问题计算方法及其装置，包括初始化每个动作的估计值和选择次数；依据各个动作的估计值和选择次数，确定估计值最小的动作的选择次数m；按照w/(w+m2)的概率进行探索，1‑w/(w+m2)的概率进行利用；w为预设算法参数，探索操作为从当前选择次数最少的动作中随机选取一个动作作为下一时间步的动作，利用操作为选择当前估计值最大的动作作为下一时间步的动作；下一时间步的动作选择完成后，生成随机奖赏；依据随机奖赏及所选择的动作更新各个动作的估计值及选择次数，重新确定m，直至全部动作完成后，统计预设最大时间步内得到的随机奖赏之和，得到累积奖赏。本发明能够均衡探索和利用的选择，并保证最终的决策效果，且适用范围广泛。
- 基于忆阻器的反相运算电路-201611221740.3
- 王春梅 - 滨州学院
- 2016-12-23 - 2017-05-31 - G06F7/50
- 本发明公开了一种基于忆阻器的反相运算电路，该电路由二极管1N4148、电容和电阻组成，二极管1N4148实现文氏电桥功能，电容和电阻组成RC震荡电路。提出了以一阶广义忆阻器的二极管文氏电桥电路为基础，实现模拟电路中的反相、加法、积分、微分、指数和对数运算，为应用非常广泛的正弦波RC振荡电路，具有振荡较稳定、波形良好、振荡频率在较宽的范围内能方便地连续调节等优点的文氏桥振荡器提供了一种平台。
- 一种伽罗瓦域的加法乘法器-201210506535.7
- 刘会娟;苏志强 - 北京兆易创新科技股份有限公司
- 2012-11-30 - 2017-05-31 - G06F7/50
- 本发明公开了一种伽罗瓦域的加法乘法器，包括伽罗瓦域转换器；一或多个乘法器组，每个乘法器组各包括第一、第二实数域乘法器；所述第一、第二实数域乘法器分别用于进行两个伽罗瓦域多项式在实数域中的乘法运算，各得到一个实数域多项式；一个或多个伽罗瓦域加法器，与所述乘法器组一一对应；所述伽罗瓦域加法器用于对所对应的乘法器组中第一、第二实数域乘法器得到的实数域多项式进行伽罗瓦域加法运算，得到加法结果多项式；所述伽罗瓦域转换器用于将加法结果多项式转换为伽罗瓦域多项式。本发明能够实现伽罗瓦域中既包括加法也包括乘法时的多项式运算。
- 数据累加装置、方法及数字信号处理装置-201510862723.7
- 李震;刘少礼;张士锦;罗韬;钱诚;陈云霁;陈天石 - 中国科学院计算技术研究所
- 2015-12-01 - 2017-04-12 - G06F7/50
- 本发明公开一种数据累加装置、方法及数字信号处理装置，所述装置包括累加树模块，采用二叉树结构的形式对输入数据进行累加，并输出累加结果数据；寄存模块，包含多组寄存器，对累加树模块在累加过程中产生的中间值数据及累加结果数据进行寄存；控制电路，生成数据选通信号以控制累加树模块过滤不需要累加的输入数据，以及生成flag标志信号以进行如下控制选择将一个或多个存储于寄存器中的中间值数据与所述累加结果相加后的结果作为输出数据，或者选择直接将累加结果作为输出数据。由此，能够在一个时钟周期节拍内快速的将多组输入数据累加至一组和值。同时，所述累加装置可通过控制信号灵活选择同时累加多个输入数据中的部分数据。
- 十进制数字加法器-201510520054.5
- 韩青松 - 韩青松
- 2015-08-24 - 2017-03-08 - G06F7/50
- 十进制数字加法器(以下简称“本加法器”)属于数字电路、数字电子技术领域的一种基础计算单元。主要应用于计算机的逻辑运算。本加法器分别有10个加数输入端A0～A9，和10个被加数输入端B0～B9；10个结果输出端R0～R9，和一个进位端Ri。本加法器根据两个个位正整数相加必然得到一个唯一结果的原理。输入加数与被加数对应出所有数字两两相加后得到的结果而输出个位结果和进位结果。本加法器的计算模式不同于以往的其他加法器的计算模式，可以在运算方式上对计算机硬件运算能力进行升级。并且可以支持设计更节省物理空间的运算模块。
- 进位保留加法器的求和路径电路及进位保留加法器-201310741909.8
- 王伟;朱建;钱丰;刘臻 - 龙芯中科技术有限公司
- 2013-12-27 - 2017-02-15 - G06F7/50
- 本发明提供一种进位保留加法器的求和路径电路及进位保留加法器，所述进位保留加法器的求和路径电路包括异或信号生成电路、同或信号生成电路以及传输门选择电路，其中，异或信号生成电路和同或信号生成电路同步产生第一输入信号和第二输入信号的异或信号与同或信号，所述传输门选择电路用于根据所述同或信号、所述异或信号以及第三输入信号生成和输出信号。本发明通过异或信号生成电路和同或信号生成电路实现同步输出第一输入信号和第二输入信号的异或信号和第一输入信号和第二输入信号的同或信号，以使得输入信号上升沿与下降沿到输出延时均衡且延时小，以利于华莱士树的构建。
- 运算电路-201620751679.2
- 郭颖瑜 - 北京集创北方科技股份有限公司
- 2016-07-18 - 2017-02-15 - G06F7/50
- 一种运算电路包含一累加器、一累减器、一加法器、及一多工器。该累加器及累减器分别接收并累加与累减一输入数据，以分别输出一累加结果与一累减结果。该加法器将该累加结果及累减结果相加而为一相加结果。该多工器包括一接收一第一逻辑值的第一输入端、一接收一第二逻辑值的第二端、一接收该相加结果的第三端、及一选择端，该选择端根据该相加结果的第N+1与N位的逻辑值，选择该第一端、该第二端、及该第三端之其中一者的逻辑值输出为一输出数据。该累加器、累减器及多工器具有N位元，该加法器具有N+2位。
- 一种低负载镜像加法器-201410343252.4
- 张博;陈鑫;黄辉;周江燕;陈荣涛;张婉桥;夏欢;胡薇;陈强;段倩妮 - 南京航空航天大学
- 2014-07-17 - 2017-02-01 - G06F7/50
- 本发明公开了一种低负载镜像加法器，包含进位输入端口C1、n位加数二进制输入端口A1…An、n位被加数二进制输入端口B1…Bn、n+1位二进制输出端口S1…Sn+1、第一单独反相器、第二单独反相器、n个PGTX产生电路，1个n级进位产生电路和n个求和电路，n为大于等于2的整数，本发明在产生高位进位的同时产生低位进位，使得加法运算负载少，运算快，且在版图布局时所需MOS管数很少，布局简单。
- 专利分类
