[实用新型]一种含有多层高K栅绝缘层的MOS-HEMT器件

说明书

本实用新型提供一种含有多层高K栅绝缘层的MOS‑HEMT器件，包括衬底，衬底表面形成有1～2μm厚的缓冲层，缓冲层表面形成有25～30nm厚的势垒层，势垒层表面形成有铝金属薄膜，势垒层表面左右侧铝金属薄膜表面对应形成有图形化的源电极和漏电极，源漏电极沟道之间形成有多层高K栅绝缘层，多层高K栅绝缘层包括由势垒层表面左右两侧铝金属薄膜之间的铝金属薄膜直接氧化生成的氧化铝层以及叠加形成于氧化铝层表面的氧化锆层，氧化铝层表面与源漏电极的底面平齐，氧化锆层表面形成有栅电极。本申请中的多层高K栅绝缘层由氧化铝和氧化锆叠加而成，由此能够提升器件性能稳定性，降低器件漏电流和关键特性的恶化可能，制备方法能与现有HEMT器件制备流程相兼容。

技术领域

本实用新型涉及半导体技术领域，具体涉及一种含有多层高K栅绝缘层的MOS-HEMT器件。

背景技术

以GaAs和GaN为主的化合物HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)半导体器件具有超高频和大功率等优势，当前在无线 5G通信和雷达领域等具有广阔的应用前景。然而传统的肖特基栅极的HEMT 器件漏电问题较为严重，易造成器件的击穿电压、效率、增益等关键性能的恶化。为了有效抑制栅极电流，目前在传统的化合物HEMT结构的栅极有引入金属-氧化体-半导体(MOS)结构形成MOS-HEMT器件成为有效解决方法。然而，本实用新型的发明人经过研究发现，现有引入金属-氧化体-半导体 (MOS)结构形成MOS-HEMT器件的制备流程较为复杂，因此如何有效制备出高K栅绝缘层成为该技术的焦点。

实用新型内容

针对现有技术中为了有效抑制化合物HEMT器件栅极电流，目前有通过引入金属-氧化体-半导体(MOS)结构来形成MOS-HEMT器件，但是该MOS 结构来形成MOS-HEMT器件会导致器件制备流程较为复杂的技术问题，本实用新型提供一种含有多层高K栅绝缘层的MOS-HEMT器件。

为了解决上述技术问题，本实用新型采用了如下的技术方案：

一种含有多层高K栅绝缘层的MOS-HEMT器件，包括衬底，所述衬底的表面形成有1～2μm厚的缓冲层，所述缓冲层的表面形成有25～30nm厚的势垒层，所述势垒层的表面形成有铝金属薄膜，所述势垒层表面左侧铝金属薄膜表面形成有图形化的源电极，所述势垒层表面右侧铝金属薄膜表面形成有图形化的漏电极，所述源电极和漏电极沟道之间形成有多层高K栅绝缘层，所述多层高K栅绝缘层包括由势垒层表面左右两侧铝金属薄膜之间的铝金属薄膜直接氧化生成的氧化铝层以及叠加形成于氧化铝层表面的氧化锆层，所述氧化铝层的表面与源漏电极的底面平齐，所述氧化锆层的表面形成有栅电极。

进一步，所述衬底的材质为Si、SiC或蓝宝石。

进一步，所述缓冲层的材质为GaAs，所述势垒层的材质为AlGaAs。

进一步，所述缓冲层的材质为GaN，所述势垒层的材质为AlGaN。

进一步，所述铝金属薄膜的厚度为2nm。

进一步，所述氧化锆层的厚度为2～5nm。

本实用新型还提供一种前述含有多层高K栅绝缘层的MOS-HEMT器件制备方法，所述方法包括以下步骤：

S1、利用MOCVD在衬底表面依次层叠制备1～2μm厚的缓冲层单晶薄膜和25～30nm厚的势垒层单晶薄膜；

S2、对缓冲层单晶薄膜和势垒层单晶薄膜通过光刻工艺，得到图形化的缓冲层和势垒层薄膜；

S3、通过磁控溅射或电子束蒸镀，在势垒层薄膜表面沉积一层2nm厚的铝金属薄膜；

S4、通过磁控溅射或电子束蒸镀，在铝金属薄膜的左右两侧表面分别沉积多层金属，并通过光刻工艺，得到图案化的源电极和漏电极；