[实用新型]一种含有多层高K栅绝缘层的MOS-HEMT器件有效
| 申请号： | 201921934647.6 | 申请日： | 2019-11-11 |
| 公开（公告）号： | CN209947842U | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | 李迈克 | 申请（专利权）人： | 中证博芯(重庆)半导体有限公司 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L29/51;H01L29/778;H01L21/28;H01L21/336 |
| 代理公司： | 50218 重庆信航知识产权代理有限公司 | 代理人： | 穆祥维 |
| 地址： | 401573 重庆*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种含有多层高K栅绝缘层的MOS‑HEMT器件，包括衬底，衬底表面形成有1～2μm厚的缓冲层，缓冲层表面形成有25～30nm厚的势垒层，势垒层表面形成有铝金属薄膜，势垒层表面左右侧铝金属薄膜表面对应形成有图形化的源电极和漏电极，源漏电极沟道之间形成有多层高K栅绝缘层，多层高K栅绝缘层包括由势垒层表面左右两侧铝金属薄膜之间的铝金属薄膜直接氧化生成的氧化铝层以及叠加形成于氧化铝层表面的氧化锆层，氧化铝层表面与源漏电极的底面平齐，氧化锆层表面形成有栅电极。本申请中的多层高K栅绝缘层由氧化铝和氧化锆叠加而成，由此能够提升器件性能稳定性，降低器件漏电流和关键特性的恶化可能，制备方法能与现有HEMT器件制备流程相兼容。 | ||
| 搜索关键词： | 铝金属薄膜 栅绝缘层 势垒层表面 氧化铝层表面 氧化锆层 源漏电极 制备 叠加 本实用新型 缓冲层表面 性能稳定性 表面形成 衬底表面 关键特性 降低器件 提升器件 氧化铝层 直接氧化 左右两侧 缓冲层 漏电极 漏电流 势垒层 图形化 氧化锆 源电极 栅电极 氧化铝 衬底 底面 沟道 平齐 兼容 恶化 申请 | ||
【主权项】：
1.一种含有多层高K栅绝缘层的MOS-HEMT器件，其特征在于，包括衬底，所述衬底的表面形成有1～2μm厚的缓冲层，所述缓冲层的表面形成有25～30nm厚的势垒层，所述势垒层的表面形成有铝金属薄膜，所述势垒层表面左侧铝金属薄膜表面形成有图形化的源电极，所述势垒层表面右侧铝金属薄膜表面形成有图形化的漏电极，所述源电极和漏电极沟道之间形成有多层高K栅绝缘层，所述多层高K栅绝缘层包括由势垒层表面左右两侧铝金属薄膜之间的铝金属薄膜直接氧化生成的氧化铝层以及叠加形成于氧化铝层表面的氧化锆层，所述氧化铝层的表面与源漏电极的底面平齐，所述氧化锆层的表面形成有栅电极。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中证博芯(重庆)半导体有限公司，未经中证博芯(重庆)半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201921934647.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种高K氧化物栅绝缘层MOS-HEMT器件及其制备方法-201911084358.6
- 李迈克 - 中合博芯(重庆)半导体有限公司
- 2019-11-07 - 2020-02-14 - H01L29/423
- 本发明公开了一种高K氧化物栅绝缘层MOS‑HEMT器件及其制备方法，包括：衬底及位于所述衬底上的GaN或GaAs缓冲层；位于所述GaN或GaAs缓冲层之上的AlGaN或AlGaAs势垒层；位于所述AlGaN或AlGaAs势垒层之上的Al/Ti混合金属层以及栅绝缘层，所述栅绝缘层为包含氧化铝和氧化钛的混合金属氧化层；位于所述Al/Ti混合金属层之上的源极和漏极；位于所述栅绝缘层之上的金属栅极。本发明能够对沟道电荷有更好的控制，能减少栅介质的引入对跨导的负面影响，界面态缺陷低，制备流程简单，生产效率高，在器件的等比例缩小方面也有显著的优势。
- 一种具有高开关速度的平面栅器件结构-201921253115.6
- 饶祖刚;王民安;项建辉;郑科峰 - 安徽省祁门县黄山电器有限责任公司
- 2019-08-05 - 2020-02-14 - H01L29/423
- 本实用新型公开了一种具有高开关速度的平面栅器件结构及其制造方法，该平面栅器件结构，包括半导体衬底或外延层，所述半导体衬底或外延层上间隔设置有一组平面栅，所述平面栅包括设置在中间位置的第一栅电极绝缘层，从第一栅电极绝缘层向两侧延伸的第二栅电极绝缘层及设置在第一栅电极绝缘层和第二栅电极绝缘层上的栅电极，所述第一栅电极绝缘层的厚度大于第二栅电极绝缘层的厚度。该结构的平面栅加工方法简单且易于实现，具有该平面栅结构的器件具有更低的栅漏电容，更快的开关速度和更低的开关功耗，可广泛应用于MOSFET、IGBT和MCT等功率半导体器件领域。
- 一种栅极结构及IGBT器件-201921519904.X
- 李学会;黄昌民 - 无锡德力芯半导体科技有限公司
- 2019-09-12 - 2020-02-14 - H01L29/423
- 本实用新型公开了一种栅极结构，具有多晶硅条，多晶硅条中部为主栅区，主栅区至少一端连接有电阻区，电阻区的宽度小于主栅区的宽度；所述主栅区和电阻区组成的整体结构的两端上方的介质层中加工有接触孔，接触孔中填充有金属。本实用新型的栅极结构主栅区两端的电阻区的宽度比主栅区宽度小，电阻区的电阻很大，相当于在主栅区两端串联了一个电阻，而且本实用新型栅极结构的主栅区、电阻区、接触区和过渡区，可以通过一次光刻以及刻蚀工艺制作完成，无需增加额外的制造成本。相比现有技术，本实用新型无需在IGBT或者VDMOS器件外部串联一个专用的电阻，可以降低电器设备的成本，同时有利于设备的小型化。
- 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件-201921823837.0
- 李迈克 - 中证博芯(重庆)半导体有限公司
- 2019-10-28 - 2020-02-14 - H01L29/423
- 本实用新型公开了一种增强型异质金属栅AlGaN/GaN MOS‑HEMT器件，包括：位于Al
- 环栅MOSFET及其形成方法-201610079732.3
- 张海洋;王彦 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-02-03 - 2020-02-07 - H01L29/423
- 一种环栅MOSFET及其形成方法，该环栅MOSFET包括：半导体衬底；位于所述半导体衬底上的沟道区、源区和漏区，所述源区、漏区沿第一方向位于所述沟道区的两侧，所述第一方向平行于或垂直于所述半导体衬底的表面，所述沟道区包括内芯区和覆盖在所述内芯区表面的外壳区，所述内芯区的材料包括半导体材料，所述外壳区的材料包括黑磷；位于所述半导体衬底上的栅极，所述栅极沿环绕所述第一方向的第二方向包围所述沟道区的所述外壳区。黑磷相对于传统的半导体材料具有更佳的载流子迁移率，故本发明技术方案的环栅MOSFET能够有效抑制晶体管的短沟道效应。
- 半导体外延结构、制备方法结构及半导体器件-201911026043.6
- 何佳琦;汪青;于洪宇 - 南方科技大学
- 2019-10-25 - 2020-01-31 - H01L29/423
- 本发明实施例公开了一种半导体外延结构、制备方法结构及半导体器件，该半导体外延结构的制备方法包括：提供衬底；在衬底的上方形成沟道层；在沟道层的上方形成第一势垒层，第一势垒层包括栅极区和位于栅极区两侧的生长区；在第一势垒层包括的栅极区的上方形成介电掩膜层；在第一势垒层包括的生长区的上方形成第二势垒层，第二势垒层的厚度大于介电掩膜层的厚度。本发明实施例的技术方案，简化了制备半导体外延结构工艺步骤，达到了适合量产的技术效果。
- 一种含有多层高K栅绝缘层的MOS-HEMT器件及其制备方法-201911095649.5
- 李迈克 - 中证博芯(重庆)半导体有限公司
- 2019-11-11 - 2020-01-17 - H01L29/423
- 本发明提供一种含有多层高K栅绝缘层的MOS‑HEMT器件，包括衬底，衬底表面顺序形成有1～2μm厚的缓冲层、25～30nm厚的势垒层和铝金属薄膜，势垒层表面左右侧铝金属薄膜表面对应形成有图形化的源电极和漏电极，源漏电极沟道之间形成有多层高K栅绝缘层，多层高K栅绝缘层包括由势垒层表面左右两侧铝金属薄膜之间的铝金属薄膜直接氧化生成的氧化铝层以及叠加形成于氧化铝层表面的氧化锆层，氧化铝层表面与源漏电极的底面平齐，氧化锆层表面形成有栅电极。本发明还提供一种前述器件制备方法。本申请中的多层高K栅绝缘层由氧化铝和氧化锆叠加而成，由此能够提升器件性能稳定性，降低器件漏电流和关键特性的恶化可能，制备方法能与现有HEMT器件制备流程相兼容。
- 低泄漏场效应晶体管-201880037789.4
- 阿比吉特·保罗;西蒙·爱德华·威拉德;阿拉因·迪瓦莱 - 派赛公司
- 2018-05-31 - 2020-01-17 - H01L29/423
- 在存在边缘晶体管现象的情况下呈现低泄漏的FET设计。实施方式包括nFET设计，其中通过在栅极结构的至少一部分内形成额外P+注入区来增加nFET的覆盖在边缘晶体管上的栅极结构的功函数MF，从而使边缘晶体管的Vt增加至可以超过nFET的中央传导沟道的Vt的水平。在一些实施方式中，修改nFET的栅极结构以使边缘晶体管的有效沟道长度相对于FET的中央传导沟道的长度增加或“扩展”。还公开了改变覆盖在边缘晶体管上的栅极结构的功函数MF的其他方法。该方法可以适于通过反转或替代材料类型来制造pFET。
- 半导体器件结构的结构和形成方法-201510790762.0
- 张哲诚;庄瑞萍;吕祯祥;陈威廷;刘又诚 - 台湾积体电路制造股份有限公司
- 2015-11-17 - 2020-01-14 - H01L29/423
- 本发明提供了半导体器件结构的结构和形成方法。半导体器件结构包括半导体衬底上方的鳍结构和覆盖鳍结构的一部分的栅叠件。栅叠件包括功函层和栅极介电层。半导体器件结构还包括位于半导体衬底上方并且与栅叠件相邻的隔离元件。隔离元件与功函层和栅极介电层直接接触，并且隔离元件的下部宽度大于隔离元件的上部宽度。
- 一种含有多层高K栅绝缘层的MOS-HEMT器件-201921934647.6
- 李迈克 - 中证博芯(重庆)半导体有限公司
- 2019-11-11 - 2020-01-14 - H01L29/423
- 本实用新型提供一种含有多层高K栅绝缘层的MOS‑HEMT器件，包括衬底，衬底表面形成有1～2μm厚的缓冲层，缓冲层表面形成有25～30nm厚的势垒层，势垒层表面形成有铝金属薄膜，势垒层表面左右侧铝金属薄膜表面对应形成有图形化的源电极和漏电极，源漏电极沟道之间形成有多层高K栅绝缘层，多层高K栅绝缘层包括由势垒层表面左右两侧铝金属薄膜之间的铝金属薄膜直接氧化生成的氧化铝层以及叠加形成于氧化铝层表面的氧化锆层，氧化铝层表面与源漏电极的底面平齐，氧化锆层表面形成有栅电极。本申请中的多层高K栅绝缘层由氧化铝和氧化锆叠加而成，由此能够提升器件性能稳定性，降低器件漏电流和关键特性的恶化可能，制备方法能与现有HEMT器件制备流程相兼容。
- 具有阶梯型氧化层的屏蔽栅MOS器件终端结构及制作方法-201911078681.2
- 吴宗宪;陈彦豪 - 苏州凤凰芯电子科技有限公司
- 2019-11-07 - 2020-01-10 - H01L29/423
- 本发明涉及一种具有阶梯型氧化层的屏蔽栅MOS器件终端结构及制作方法，包括第一导电类型重掺杂衬底、第一导电类型外延层、元胞沟槽、栅氧化层、屏蔽栅槽、屏蔽栅、第一间隔氧化层、栅极槽、栅氧化层、栅极导电多晶硅、终端沟槽、场氧化层、下层终端场板槽、下层终端场板、第二间隔氧化层、上层终端场板槽、上层终端场板、第二导电类型体区、第一导电类型源极区、终端场氧化层条块、绝缘介质层、源极金属柱与源极金属层。本发明可降低输入和输出电容，减少器件开关损失，可以优化终端环设计，分散终端环的电场分布；本发明的器件具有更低的导通电阻、具有更低的输入、输出寄生电容值、更好的终端电场分布、更小的终端环设计和更好的器件可靠性能。
- 一种半导体器件及其制造方法和电子装置-201810681835.6
- 金吉松;毛明军 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-06-27 - 2020-01-03 - H01L29/423
- 本发明提供一种半导体器件及其制造方法和电子装置，包括：提供半导体衬底，在所述半导体衬底上形成有栅极凹槽；在所述栅极凹槽的底部和侧壁上依次形成高k介电层和功函数层；形成蚀刻阻挡层填充所述栅极凹槽，其中，所述蚀刻阻挡层的顶面低于所述高k介电层和所述功函数层的顶面；以所述蚀刻阻挡层为阻挡层刻蚀去除部分所述功函数层，使所述功函数层的顶面和所述蚀刻阻挡层的顶面齐平；去除部分所述高k介电层，使所述高k介电层的顶面与所述功函数层的顶面齐平；去除所述蚀刻阻挡层。本发明的方法实现了对高k介电层的部分去除，使得金属栅极结构和连接源极和漏极的接触孔之间的高k介电层减少，降低电容，提高器件性能。
- 一种薄膜晶体管、阵列基板及显示装置-201510296173.7
- 王孝林 - 京东方科技集团股份有限公司
- 2015-06-02 - 2019-12-31 - H01L29/423
- 本发明提供一种薄膜晶体管，属于显示技术领域，其可解决现有的栅极和源、漏极间的电容大，易造成闪烁和残像的问题。本发明的薄膜晶体管，包括第一电极、第二电极、有源层和栅极，所述栅极和第一电极具有超出有源层之外并重叠的部分，至少在所述栅极和第一电极的重叠部分间设有导电层，用于减小栅极与第一电极之间的电容。本发明的薄膜晶体管在栅极和第一电极的重叠部分间设置导电层，导电层将栅极和第一电极屏蔽，从而减小栅极与第一电极之间的电容，改善闪烁和残像的问题。本发明的薄膜晶体管适用于各种阵列基板。
- 半导体结构形成方法-201811183706.0
- 卢仁祥;蔡宗翰;张世勳 - 台湾积体电路制造股份有限公司
- 2018-10-11 - 2019-12-24 - H01L29/423
- 一种半导体结构形成方法包含：提供一半导体层；于半导体层上方形成介面层；于介面层上方沉积高介电常数介电层；于高介电常数介电层上方形成虚设栅电极；图案化虚设栅电极、高介电常数介电层以及介面层，使得虚设栅电极的宽度小于高介电常数介电层的宽度；沿着虚设栅电极、高介电常数介电层以及介面层的侧壁形成间隔物；形成多个源极/漏极特征；以及以金属栅电极取代虚设栅电极以形成高介电常数金属栅极结构。
- 一种具有П型栅的GaN基射频器件及其制备方法-201910746051.1
- 王洪;刘晓艺;周泉斌 - 中山市华南理工大学现代产业技术研究院;华南理工大学
- 2019-08-13 - 2019-12-20 - H01L29/423
- 本发明公开了一种具有П型栅的GaN基射频器件及制备方法，所述器件包括AlGaN/GaN异质结外延层，AlGaN/GaN异质结外延层为凸台结构，凸台上部为有源区，有源区上表面的两端分别连接源电极和漏电极，AlGaN/GaN异质结外延层上表面连接有源区以外的区域等有一层栅介质层，栅介质层的上表面连接П型栅电极，П型栅电极位于源电极和漏电极之间。本发明提出的П型栅的两个与AlGaN/GaN异质结外延层直接接触的具有一定间隔的栅脚，在保证栅阻近乎不变的情况下，有效地缩小了栅电极的长度，提高了截止频率。
- 一种Split Gate-IGBT结构及其制作方法-201910988747.5
- 徐守一;陈思凡;蔡铭进 - 厦门芯达茂微电子有限公司
- 2019-10-17 - 2019-12-20 - H01L29/423
- 本发明提供一种Split Gate‑IGBT结构及其制作方法，其中，Split Gate‑IGBT结构，包括Split Gate结构、Trench Gate结构；所述Split Gate结构之间设有一个或多个Trench Gate结构。本发明提供的Split Gate‑IGBT结构，通过在Split Gate结构中间设置一个或者多个Trench Gate结构，将两者的优点相结合，在拥有较快开关速度的同时，还可进一步提高器件元胞密度，降低饱和压降；另外，还可以通过控制Trench Gate的数量来优化IGBT的开关性能。本发明另外提供的制备方法，制备工艺简单、实用。
- 具有NiO-201910745884.6
- 王洪;高升;周泉斌;廖碧艳 - 中山市华南理工大学现代产业技术研究院;华南理工大学
- 2019-08-13 - 2019-12-13 - H01L29/423
- 本发明公开了一种具有NiO
- 三维存储器件及其制造方法-201810833946.4
- 夏季;方原;陶谦;胡禺石;戴晓望;孙坚华 - 长江存储科技有限责任公司
- 2018-07-26 - 2019-12-13 - H01L29/423
- 本发明提供了一种三维存储器件及其制造方法。该三维存储器件包括：堆叠在衬底上的多个栅极层，多个栅极层划分为沿第一方向依次设置的第一连接区域、核心区域和第二连接区域；以及栅极隔槽，包括：第一子栅极隔槽，在第一连接区域、核心区域或第二连接区域中的至少一者沿第一方向延伸；以及第二子栅极隔槽，在核心区域与第一连接区域的交界处和/或核心区域与第二连接区域的交界处沿第二方向延伸，并且与第一子栅极隔槽连接，第二方向与第一方向垂直。本发明的三维存储器件能够充分利用了片存储区两侧的连接区域。
- 鳍式场效应晶体管（FINFET）器件结构的鳍上的保护层-201510450134.8
- 张简旭珂;郑志成;吴志楠;林俊泽;王廷君 - 台湾积体电路制造股份有限公司
- 2015-07-28 - 2019-12-13 - H01L29/423
- 提供一种鳍式场效应晶体管(FinFET)器件结构及其形成方法。FinFET器件结构包括衬底和从衬底延伸的鳍结构。FinFET器件结构还包括形成在衬底上的隔离结构。鳍结构具有顶部和底部，并且底部嵌入隔离结构中。FinFET器件结构还包括形成在鳍结构的顶部上的保护层。界面位于保护层与鳍结构的顶部之间，并且界面具有在从大约0.1nm至大约2.0nm的范围内的粗糙度。本发明的实施例还涉及鳍式场效应晶体管(FINFET)器件结构的鳍上的保护层。
- 半导体结构及其制造方法-201510569372.0
- 萧茹雄;郑志成;黄智睦 - 台湾积体电路制造股份有限公司
- 2015-09-09 - 2019-12-13 - H01L29/423
- 本发明公开了半导体结构，包括第一层、金属层和第二层。第一层包括凹进表面。金属层位于凹进表面的部分之上。第二层位于金属层之上并且由凹进表面限定。第二层包括顶面、第一侧面和第二侧面。关于金属层的蚀刻剂的蚀刻速率大于关于第二层的蚀刻剂的蚀刻速率。第二层的中间的第二层的厚度小于第一侧面或第二侧面处的第二层的厚度。本发明公开了制造半导体结构的方法。
- 垂直金属氧化物半导体场效应晶体管(MOSFET)及其形成的方法-201880022603.8
- 拉尔斯-埃里克·维纳森;奥利-佩卡·基尔皮 - C2安培有限公司
- 2018-05-08 - 2019-12-13 - H01L29/423
- 提出了一种垂直金属氧化物半导体场效应晶体管(MOSFET)以及一种形成垂直MOSFET的方法。该MOSFET包括：顶部接触部；底部接触部；纳米线(602)，该纳米线在该顶部接触部与该底部接触部之间形成电荷传输通道；以及包围该纳米线(602)圆周的包绕式栅极(650)，该包绕式栅极(650)具有在该纳米线(602)的纵向方向上跨越该纳米线(602)的一部分的延伸部，其中，该包绕式栅极(650)包括栅极部分(614)以及用于控制该电荷传输通道中的电荷传输的场板部分(616)，并且其中，该场板部分(616)布置在距该纳米线(602)的中心的第一径向距离(636)处，并且该栅极部分(614)布置在距该纳米线(602)的中心的第二径向距离(634)处；其特征在于，该第一径向距离(636)大于该第二径向距离(634)。
- 半导体器件及其制造方法-201410688132.8
- 有金刚;冈田大介;久本大 - 瑞萨电子株式会社
- 2014-11-25 - 2019-12-10 - H01L29/423
- 本发明的各个实施例涉及半导体器件及其制造方法。本发明提供了一种特性得到改进的具有非易失性存储器的半导体器件。在半导体器件中，非易失性存储器在控制栅极电极部与存储器栅极电极部之间具有高k绝缘膜(高介电常数膜)，而外围电路区域的晶体管具有高k/金属构造。布置在控制栅极电极部与存储器栅极电极部之间的高k绝缘膜，缓和了在存储器栅极电极部的在控制栅极电极部之侧的端部(角部)处的电场强度。这使得减少了电荷在电荷积累部(氮化硅膜)中的不均匀分布，并且改进了擦除精度。
- 平面栅超级结器件的制造方法-201710003938.2
- 李昊;赵龙杰 - 上海华虹宏力半导体制造有限公司
- 2017-01-04 - 2019-12-10 - H01L29/423
- 本发明公开了一种平面栅超级结器件的制造方法，包括步骤：形成超级结；形成场氧化层；在场氧化层中进行氩离子注入；形成定义有源区的光刻胶图形；对场氧化层进行湿法刻蚀，湿法刻蚀使场氧化层在有源区边界处形成平缓的倾斜侧面；去除光刻胶图形，形成牺牲氧化层并湿法去除；生长栅氧化层和多晶硅层，多晶硅层会沿场氧化层的倾斜侧面爬坡且不形成隆起结构。本发明能够消除多晶硅栅在场氧化层的倾斜侧面爬坡时形成的隆起结构，从而能提高器件的良率和可靠性。
- 一种高K金属栅极结构及其制作方法-201910809005.1
- 雷海波;田明;宋洋;廖端泉 - 上海华力集成电路制造有限公司
- 2019-08-29 - 2019-11-26 - H01L29/423
- 本发明提供一种高K金属栅极结构及其制作方法，在TiN和TiAl之间，新增一层TaN阻挡层，使TiN内外均由TaN阻挡层保护，内部沉积填充金属层无法扩散进入PMOS功函数金属TiN层，提高PMOS器件的稳定性。在新增TaN阻挡层沉积完成后，通过光刻和蚀刻的工艺，使NMOS结构暴露出来，PMOS结构整体为牺牲层保护，之后对于新增TaN层做氟化处理，置换TaN层中的N元素，使此TaN层完全形成TaFx化合物，水洗移除，从而在不影响其他层的情况下，完全移除新增TaN层，进而实现上述改进的PMOS栅极结构，并且不影响NMOS结构。
- 倒角的替代栅极结构-201910274505.X
- 王海艇;路荣涛;张志强;许国伟;臧辉;S·贝瑟尔;谢瑞龙 - 格芯公司
- 2019-04-08 - 2019-11-15 - H01L29/423
- 本公开涉及倒角的替代栅极结构。本公开涉及半导体结构，更具体地，涉及倒角的替换栅极结构和制造方法。该结构包括：位于沟槽结构中的凹陷的栅极电介质材料；位于凹陷的栅极电介质材料上位于沟槽结构内的多个凹陷的功函数材料；位于沟槽结构内并且位于凹陷的栅极电介质材料和多个凹陷的功函数材料上方的多个附加功函数材料；位于沟槽结构内并且位于多个附加功函数材料之上的栅极金属，栅极金属和多个附加功函数材料具有位于沟槽结构的顶表面下方的平坦表面；以及位于栅极金属和多个附加功函数材料之上的帽盖材料。
- 多层材料异质栅介质层柔性硅薄膜晶体管及其制造方法-201910688302.5
- 秦国轩;裴智慧 - 天津大学
- 2019-07-29 - 2019-11-15 - H01L29/423
- 本发明涉及柔性器件领域，为在较为简便的工艺中设计并制备底部驱动的柔性薄膜晶体管，极大丰富晶体管作为电路元器件的用处，使得该柔性器件在大规模集成电路和光电器件的应用提供可能，本发明，多层材料异质栅介质层柔性硅薄膜晶体管及其制造方法，采用磁控溅射工艺在柔性、可延性塑料或薄金属基板衬底上形成氧化铟锡ITO底栅电极以及TATAT栅介质膜，随后在SOI上形成掺杂区，采用光刻以及离子刻蚀的方式形成方孔层，采用湿法HF刻蚀的方式形成硅纳米膜层，通过转移技术将硅纳米薄膜转移到PET衬底上，最后通过光刻以及真空电子束蒸镀的方式在硅纳米薄膜掺杂区上形成源漏电极。本发明主要应用于柔性器件设计制造场合。
- 专利分类
